⑩特許出願公開

平3-263693 ⑩公開特許公報(A)

Slnt. Cl. 5

識別記号

庁内整理番号

码公開 平成3年(1991)11月25日

G 11 C 16/06

G 11 C 17/00 8522-5L

309 F

審査請求 未請求 請求項の数 44 (全76頁)

半導体メモリ装置 図発明の名称

> 頤 平2-145640 20符

願 平2(1990)6月4日 忽出

優先権主張

②平1(1989)6月12日③日本(JP)③特願 平1−148677

神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエ

@発明者

弘

レクトロニクス株式会社内

@発 明 老

神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導

体システム技術センター内

勿出 願 人

株式会社東芝

神奈川県川崎市幸区堀川町72番地

勿出 願

東芝マイクロエレクト

神奈川県川崎市川崎区駅前本町25番地1

ロニクス株式会社

個代 理 人

弁理士 佐藤 一雄

外3名

最終頁に続く

明細音の浄書(内容に変更なし)

1. 発明の名称

半導体メモリ装置

2. 特許請求の範囲

1. 少なくとも二進のデータを記憶するメモ りセルと、

前記二進のデータの一方と等価な記憶状態にあ る第1のダミーセルと、

前記二進のデータの他方と等価な記憶状態にあ る第2のダミーセルと、

前記メモリセルと前記第1のダミーセルのそせ ぞれの記憶状態に応じて変化した電圧を比較し、 その結果に応じた第1の出力をする第1のセンス アンプ部と、

前記メモリセルと前記第2のグミーセルのそれ ぞれの記憶状態に応じて変化した電圧を比較し、 その結果に応じた第2の出力をする第2のセンス アンプ郁と、

前記第1の出力と前記第2の出力とを比較する ことによって、前記メモリセルの記憶状態を検出 する第3のセンスアンプ部とを備えた半導体メモ リ装置。

請求項1に記載の半導体メモリ装置にお 2. いて、

前記メモリセルが浮遊ゲートを有し、この浮遊ゲ ートに電子が注入されるか否かで、二進のデータ を記憶するものであることを特徴とする半導体メ モリ装置。

3. 請求項1に記載の半導体メモリ装置にお いて、

前記メモリセルに記憶されたデータを読み出す ときに前記メモリセルの記憶状態に応じた電圧を 出力するピット線と、

前記第1のダミーセルの記憶状態に応じた電圧 を出力する第1のダミーピット線と、

前記第2のダミーセルの記憶状態に応じた電圧 を出力する第2のダミーピット級と、をさらに頒 ż.

前記第1のセンスアンプ部は前記ピット線と前記第1のダミーピット線との電圧を比較することによって、前記メモリセルの記憶状態に応じた第1の出力を発生し、

前記第2のセンスアンプ部は前記ピット線と前記第2のダミーピット線との電圧を比較することによって、前記メモリセルの記憶状態に応じた第2の出力を発生し、

前記第3のセンスアンプ部は前記第1の出力と 前記第2の出力とを比較することによって、前記 メモリセルの記憶状態を検出するものであること を特徴とする半導体メモリ装置。

4. 請求項3に記載の半導体メモリ装置において、

前記メモリセルが浮遊ゲートを有し、この浮遊ゲートに電子が注入されるか否かで、二進のデータ を記憶するものであることを特徴とする半導体メ モリ装置。

5. 請求項4に記載の半導体メモリ装置において、

体メモリ装置。

8. 請求項4に記載の半導体メモリ装置において。

前記メモリセルの浮遊ゲートに電子が注入されている場合には、前記ピット線の電位が、前記第 1のダミーピット線及び前記第2のダミーピット 線の電位のいずれよりも高くなるように、前記ピット線と前記第1及び第2のダミーピット線のそれぞれにリーク電流路を形成するピット線で流りーク手段をさらに備えたことを特徴とする半導体メモリ装置。

9. 請求項3に記載の半導体メモリ装置において、

前記メモリセルを選択するアドレス信号が変化すると、この変化に対応して所定の期間導通状態となり、それぞれ前記ピット線、第1のダミーピット線、第2のダミーピット線と電源間に接続され、前記ピット線、第1のダミーピット線、第2のダミーピット線を所定の電位まで充電するプリチャージ手段を備えたこととを特徴とする半導体

前記第1および第2のダミーセルとメモリセルとが電気的に等価な接続をされており、前記第1のダミーセルの関値が電子の注入されたメモリセルの関値とほぼ同じ高い値となっていることを特徴とする半導体メモリセル。

6. 請求項3に記載の半導体メモリ装置において、

前記第1のダミービット線に微小電流を流して それが浮遊状態になることを防止するダミービット線リーク手段をさらに備えたことを特徴とする 半選体メモリ装置。

7. 請求項4に記載の半導体メモリ装置において、

前記メモリセルの浮遊ゲートに電子が注入されていない場合には、前記ピット線の電位が、前記 第1のダミーピット線及び前記第2のダミーピット線の電位のいずれよりも低くなるように、前記ピット線と前記第1及び第2のダミーピット線のそれぞれにリーク電流路を形成するピット線電流リーク手段をさらに備えたことを特徴とする半導

メモリ装置。

10. 請求項9に記載の半導体メモリ装置において、

前記ピット線、第1のダミーピット線、第2のダミーピット線のプリチャージ手段は、それぞれ直列に接続された前記アドレス信号の変化に対応して所定の期間導通状態となるドレインが接続されたデブレッショントランジスタと、前記ピット線、第1ダミーピット線、第2ダミーピット線のプリチャージ電圧を電源電圧以下に設定するPチャルトランジスタとを備えたことを特徴とする半導体メモリ装置。

11. 請求項3に記載の半導体メモリ装置において、

前記メモリセルを選択するアドレス信号が変化すると、この変化に対応して所定の期間、前記ピット線と前記第1のダミーピット線間と前記第2のダミーピット線間の電位をイコライズするイコライズ手段をさらに備えたことを特徴とする半導体メモリ装置。

12. 浮遊ゲートを有し、この浮遊ゲートに 電子が注入されるか否かで、二谐のデータを記憶 する第1、第2のメモリセルと、

前記浮遊ゲートに電子が注入された前記メモリセルと等価な記憶状態にある第1のダミーセル線と前記浮遊ゲートに電子が注入していない前記メモリセルと等価な記憶状態にある第2のダミーセル線と、

前記第1のメモリセルに記憶されたデータを統 み出すときに、前記第1のメモリセルの記憶状態 に応じた電圧を出力する第1のピット線と、

前記第2のメモリセルに記憶されたデータを読 み出すときに、前記第2のメモリセルの記憶状態 に応じた選圧を出力する第2のビット線と、

前紀第1のダミーセル線の記憶状態に応じた電 圧を出力する第1のダミーピット線と、

前記第2のダミーピット線の記憶状態に応じた 電圧を出力する第2のダミーピット線と、前記第 1のピット線と前記第1ダミーピット線との電圧 を比較することによって、前記第1のメモリセル の記憶状態に応じた第1の出力を発生する第1の センスアンプ部と、

前記第1のピット線と前記第2グミーピット線との電圧を比較することによって、前記第1のメモリセルの記憶状態に応じた第2の出力を発生する第2のセンスアンプ部と、

前記第1の出力と前記第2の出力とを比較する ことによって、前記第1のメモリセルの記憶状態 を検出する第3のセンスアンプと、

前記第2のピット線と、前記第1グミーピット 線との電圧を比較することによって、前記第2の メモリセルの記憶状態に応じた第4の出力を発生 する第4のセンスアンプ部と、

前記第2のピット線と、前記第2のダミーピット線との電圧を比較することによって、前記第2のメモリセルの記憶状態に応じた第5の出力を発生する第5のセンスアンブ部と、

前記第4の出力と前記第5の出力とを比較する ことによって、前記第2のメモリセルの記憶状態 を検出する第6のセンスアンブ部とを窺えた半導

体メモリ装置。

13. 請求項12に記載の半導体メモリ装置において、

前記メモリセルを選択するアドレス信号が変化すると、この変化に対応して所定の期間、前記第1のピット線と前記第2のピット線と前記第1のダミーピット線と、前記第2のダミーピット線間の電位をイコライズするイコライズ手段を備えたことを特徴とする半導体メモリ装置。

14. 請求項13に記載の半導体メモリ装置において、

前記イコライズ手段は、前記第1のピット線と前記第1のダミーピット線間に接続された第1のイコライズトランジスタと、前記第2のピット線と前記第1のダミーピット線間に接続された第2のイコライズトランジスタと前記第1のグミーピット線と第2のピット線間に接続された第3のイコライズトランジスタとを備えたことを特徴とする半導体メモリ装置。

15. 請求項11に記載の半導体メモリ装置

において、

"O" データ検知時にはピット線の電位が第1のダミーピット線の電位以上となり、"1" データ検知時にはピット線の電位が第2のダミーピット線の電位以下となるように前記ピット線、第1ダミーピット線、第2のグミーピット線間に、前記アドレス信号の変化に対応して所定の期間導通状態となるイコライズトランジスタを配置したことを特徴とする半導体メモリ装置。

16. 請求項11に記載の半導体メモリにおいて.

前記イコライズ手段は、前記ピット線と前記第 1のダミーピット線間に接続された第1のイコライズトランジスタと、前記第1のダミーピット線 と前記第2のダミーピット線間に接続された第2 のイコライズトランジスタとを確えたことを特徴 とする半導体メモリ装置。

17. 請求項11に記載の半導体メモリにおいて、

前記イコライズ手段は、前記ピット線と前記第

特開平3-263693 (4)

2のダミーピット線間に接続された第1のイコライズトランジスタと、前記第1のダミーピット線 と前記第2のダミーピット線間に接続された第2 のイコライズトランジスタとを備えたことを特徴 とする半導体メモリ装置。

18. 請求項16に記載の半導体メモリ装置において、

前記イコライズ手段は、前記ピット線と前記第 2のグミーピット線間に接続された第3のイコラ イズトランジスクをさらに備えたことを特徴とす る半導体メモリ装置。

1.9. 請求項10に記載の半導体メモリ装置において、

前記プリチャージ手段のうち、ピット線に接続されたプリチャージ手段の専通抵抗はダミーピット線に接続されたプリチャージ手段の導通抵抗よりも小さく設定されたことを特徴とする半導体メモリ装置。

20. 請求項1に記載の半導体メモリ装置において、

において、

バイアストランジスクのゲート電極には定電圧 が供給されていることを特徴とする半導体メモリ 装置。

24. 請求項22に記載の半導体メモリ装置において、

前記メモリセルバイアストランジスタのゲート 電極には前記メモリセルのドレインの電位を反転 増幅する第1のインバータの出力が接続され、

前記第1のダミーセル線のバイアストランジスクのゲート電極には前記第1のダミーセル線のドレインの電位を反転増幅する第2のインバータが接続され、前記第2のダミーセルのバイアストランジスクのゲート電極には前記第2のダミーセルのドレインの電位を反転増幅する第3のインバータの出力が接続されていることを特徴とする半導体メモリ装置。

25. 請求項24に記載の半導体メモリ装置 において、

前記インパータは顕電圧値がほぼ0のnチャネ

前記第3のセンスアンプ部の出力端と電源電圧 端子との間に、プルアップトランジスクを備えた ことを特徴とする半導体メモリ装置。

21. 請求項1に記載の半導体メモリ装置において、

前記第1のダミーセルの閾値電圧は、前記浮遊ゲートに電子が注入されている前記メモリセルの 閾値電圧より低い値に設定されていることを特徴 とする半導体メモリ装置。

22. 請求項3に記載の半導体メモリ装置において、前記ピット線、第1のダミーピット線、第2のダミーピット線と電源間にそれぞれ設けられた負荷手段と

前記メモリセル、第1のダミーセル、第2のダミーセルのドレインと前記負荷手段の間にそれぞれ設けられ、メモリセル、第1のダミーセル、第 2のダミーセルのドレイン電圧所定レベル以下に設定するパイアストランジスタが設けられたことを特徴とする半導体メモリ装置。

23. 請求項22に記載の半導体メモリ装置

ルトランジスタとロチャネルトランジスタを直列 接続した相補構成を有することを特徴とする半導 体メモリ装置。

26. 請求項24に記載の半導体メモリ装置 において、

前記インバータはnチャネルトランジスタと pチャネルトランジスタを直列接続した相補構成を 有し、pチャネルトランジスタと電影間に定電流 源が接続されたことを特徴とする半導体メモリ装 置。

27. 請求項26に記載の半導体メモリ装置 において、

前記定電液源はソースとゲートとを接続したデ ブレッション型トランジスタであることを特徴と する半導体メモリ装置。

28. 請求項26に記載の半導体メモリ装置において、

前記定電流額はゲートを接地したデブレッション型トランジスタであることを特徴とする半導体 メモリ装置。 29. 前求項26に記載の半導体メモリ装置において、

前記定電流級は塩級電圧を複数の直列接続トランジスタで分圧した電圧をゲート入力とする、前記相補形インパータと電級間に接続されたトランジスタであることを特徴とする半導体メモリ装置。30. 請求項24に記載の半導体メモリ装置において、

前記メモリセルのドレイン電圧の変化を反転増 幅して前記第1のインパータより低いフィードパック信号を出力する第4のインパータと前記ピット線と電源間に接続されゲート電極に前記第4のインパータの出力が供給されるトランジスタとを備えたことを特徴とする半導体メモリ装置。

31. 請求項24に記載の半導体メモリ装置において、

前記メモリセル、第1のグミーピット線、第2 のグミーピット線のドレインとそれぞれのパイア ストランジスク間に電源電圧をゲート入力とする デブレッション型トランジスクを接続したことを

メモリセルと等価な記憶状態にある第2のダミー セルと、

前記メモリセルに記憶されたデータを読み出す ときに、前記メモリセルの記憶状態に応じた電圧 を出力するビット線と、

前記第1のダミーセルの記憶状態に応じた電圧 を出力する第1のダミービット級と、

前記第2のグミーセルの記憶状態に応じた電圧 を出力する第2のダミービット線と、

前記ピット線と前記第1のダミーピット線との 電圧を比較することによって、前記メモリセルの 記憶状態に応じた第1の出力をする第1のセンス アンプ部と、

前記ピット線と前記第2のダミーピット線との 電圧を比較することによって、前記メモリセルの 記憶状態に応じた第2の出力をする第2のセンス アンプ部と、

前記第1の出力と前記第2の出力とを比較することによって前記メモリセルの記憶状態を検出する第3のセンスアンブ那と、

特徴とする半導体メモリ装置。

32. 請求項25に記載の半導体メモリ装置 において、

前記メモリセルのドレインと前記メモリセルのパイアストランジスタ間に審込み時に低い論理レベルとなる書き込み制御信号をゲート入力とするデブレッション型トランジスタを接続したことを特徴とする半導体メモリ装置。

33. 請求の範囲4に記載の半導体メモリ装置において、前記浮遊ゲートに電子が注入された前記メモリセルと等価な状態にあるダミーセルの個数を増加させて必要なダミーピット線の回路容量を得るようにしたことを特徴とする半導体メモリ装置。

34. 浮遊ゲートを有し、この浮遊ゲートに 電子が注入されるか否かで、二進のデータを記憶 するメモリセルと、

前記浮遊ゲートに電子が注入された前記メモリ セルと等価な記憶状態にある第1のダミーセルと、 前記浮遊ゲートに電子が注入されていない前記

前記メモリセルへデータを書き込んだ後に行う プログラムベリファイデータリード時に前記第2 のダミーピット線が出力する電圧を、通常データ リード時にメモリセルのデータを読み出す際の前 記第2のダミーピット線が出力する電圧よりも高 く設定する手段と、

前記プログラムベリファイ時に、前記第2のグミーピット線が出力する電圧と、前記ピット線が出力する電圧と、前記ピット線が出力する電圧とを比較することによって、前記メモリセルの記憶状態を検出する第4のセンスアンプ部と、

前記データを読み出す時は前記第3のセンスアンプ部の検出結果を出力し、前記プログラムベリファイデータリード時は前記第4のセンスアンプ部の検出結果を出力する出力切換手段とを備えたことを特徴とする半導体メモリ装置。

35. 浮遊ゲートを有し、この浮遊ゲートに 電子が注入されるか否かで、二進のデータを記憶 するメモリセルと、

前記浮遊ゲートに電子が注入された前記メモリ

セルと 等価な記憶状態にある第1のダミーセルと、 前記 浮遊ゲートに電子が注入されていない前記 メモリセルと等価な記憶状態にある、第2のグミ ーセルと、

前記メモリセルと前記第1のダミーセルのそれぞれの記憶状態に応じて変化した電圧を比較し、その結果に応じた第1の出力をする第1のセンスアンプ部と、

前記メモリセルと前記第2のグミーセルのそれ ぞれの記憶状態に応じて変化した電圧を比較し、 その結果に応じた第2の出力をする第2のセンス アンプ部と、

前記第1の出力と前記第2の出力とを比較することによって、前記メモリセルの記憶状態を検出する第3のセンスアンプ部とを備え、前記浮遊ゲートに電子が注入されていないメモリセルに流れる電流より、前記第2のダミーピット線に流れる電流が少ないことを特徴とする半導体メモリ装置。

36. 浮遊ゲートを有し、この浮遊ゲートに 電子が注入されるか否かで、二進のデータを記憶--

接続され、ゲートが前記電圧低下回路の出力に接続される前記浮遊ゲートに電子が注入されない前記メモリセルと等価な状態にある第3のダミーセルとを具備したことを特徴とする不揮撥性半導体メモリ。

37. パイナリデータの °0° あるいは °1° をガラスマスクにパターン化することにより製造 段階でパイナリデータを記憶するメモリセルと、

前記パイナリデータの"1°が記憶された前記メモリセルと等価な記憶状態にある第1のダミーセルと、前記パイナリデータの"1°が記憶された前記パイナリデータの"1°が記憶された前記メモリセルと等価な記憶状態にある第2のダミーセルのそれぞれの記憶状態に応じて変化したする第2のダミーセルのそれぞれの記憶状態に応じた第1の対したではでないが記メモリセルと可能となりをも発生に応じた第2のセンスアンプ部と、

前記第1の出力と前記第2の出力とを比較する

するメモリセルと、

前記浮遊ゲートに電子が注入された前記メモリセルと等価な記憶状態にある第1のグミーセルと、前記浮遊ゲートに電子が注入されていない前記メモリセルと等価な記憶状態にある第2のダミーセルと、

前記メモリセルと前記第1のダミーセルのそれ ぞれの記憶状態に応じて変化した電圧とを比較し、 その結果に応じた第1の出力をする第1のセンス アンブ部と、

前記メモリセルと前記第2のダミーセルのそれ ぞれの記憶状態に応じて変化した電圧を比較し、 その結果に応じた第2の出力をする第2のセンス アンプ部と、

前記第1の出力と前記第2の出力とを比較する。 ことによって前記メモリセルの記憶状態を検出す る第3のセンスアンブ邸と、

電源電圧に対応し、前記電源電圧よりも所定値 だけ低い電圧を出力する電圧低下回路と、

-- ドレインが前記第1のダミーセルのドレインに

ことによって、前記メモリセルの記憶状態を検出 する第3のセンスアンプ部とを備えた半導体メモ リ装置。

38. 請求項37に記載の半導体メモリ装置において、

前記メモリセルに記憶されたデータを読み出す ときに前記メモリセルの記憶状態に応じた電圧を 出力するビット線と、

前記第1のダミーセルの記憶状態に応じた電圧 を出力する第1のダミーピット線と、

前記第2のダミーセルの記憶状態に応じた電圧 を出力する第2のダミービット線とをさらに備え、

前記第1のセンスアンブ部は前記ピット線と前記第1のダミーピット線との電圧を比較することによって前記メモリセルの記憶状態に応じた第1の出力を発生し、前記第2のセンスアンブ部は前記ピット線と前記第2のダミーピット線との電圧を比較することによって前記メモリセルの記憶状態に応じた第2の出力を発生し、前記第3のセンスアンブ部は前記第1の出力と前記第2の出力と

を比較することによって前記メモリセルの記憶状 態を校出することを特徴とする半導体メモリ装置。

39. パイナリデータの 0 あるいは 1 をMOSトランジスタがデブレッション型かエン ハンスメント型かでデータを記憶する不揮撥性メ モリセルと、

n個の前記メモリセルとナンド選択トランジス タを直接に接続してなるナンド東トランジスタ列 と、

前記ナンド東トランジスタ列が複数組接続され、 前記メモリセルに記憶されたデータを読み出すと きに前記メモリセルの記憶状態に応じた電圧を出 力するピット級と、

前記ナンド東トランジスタ列と同様の構成を有 し、前記デブレッション型メモリセルと等価な1 個の第1ダミーセルと前記エンハンスメント型メ モリセルと等価な(n-1)個の第1のダミーセ ルとナンド選択トランジスタとを直列に接続して なる第1のダミーナンド東トランジスク列と、

前記第1のダミーセルナンド東トランジスタ列

前記第1の出力と前記第2の出力を比較することによって前記メモリセルの記憶状態を検出する第3のセンスアンプ部とを備えた不揮撥性半導体メモリ装置。

40. 請求項39に記載の不揮撥性半導体メ モリ装置において、

異なる行線にゲートが接続された前記デブレッション型の第1のダミーセルをおのおの1個有する n 種数の前記第1のダミーナンド東トランジスタと、

同じ種数の前記第1のグミーナンド東トランジスタ列が複数組接続されたn本のグミーピット線群と、

前記第1のダミービット線に、前記行線選択信号に対応して選択された前記デブレッション型の第1のダミーセルの記憶状態に応じた電圧を出力するため、

前記n本のグミービット級群から、行線選択信号に対応して1本のグミービット線を選択する選択手段とをさらに備えたことを特徴とする不採掛

が複数個接続され、前記デブレッション型の第 1 のダミーセルの記憶状態に応じた電圧を出力する 第1のダミーピット線と、

前記ナンド東トランジスタ列と同様の構成を有し、前記エンハンスメント型メモリセルと等価な n個の第2のダミーセルとナンド選択トランジス タとを直列に接続してなる第2のダミーナンド東 トランジスタ列と、

前記ダミーナンド東トランジスタ列が複数 組接 統され、エンハンスメント型第2のダミーセルの 記憶状態に応じた電圧を出力する第2のダミー ピット級と、

前記ピット線と前記第1のダミーピット線との 電圧を比較することによって前記メモリセルの 記 彼状態に応じた第1の出力を発生する第1のセン スアンプ部と、

前記ピット線と前記第2のグミーピット線との 既圧を比較することによって前記メモリセルの記 億状態に応じた第2の出力を発生する第2のセン スアンプ部と、

性半導体メモリ装置。

41. ピット線と、

ワート線と、

前記ピット線と前記ワート線の交点にメモリセルが配置されたメモリセルアレイと、前記メモリセルアレイに併設して設けられた予備メモリセルアレイと

前記メモリセルアレイ中に不良セルがあること を記憶するためのプログラム手段と、

前記メモリセルアレイ中に不良セルがある場合には、前記プログラム手段の出力に応答して、前記不良セルの代りに前記予備メモリセルアレイ中より予備メモリセルを選択する選択手段と、

前記メモリセルと等価なダミーセルのドレイン が接続され、基準電位を発生するダミーピット線 と、

前記ピット線にあらわれる電圧と、前記ダミー ピット線にあらわれる電圧を比較し、選択された メモリセルのデータを読み出すセンスアンプと、

データ読み出し時所定の時間前記ピット線と前

記ダミーピット線をイコライズするイコライズ手 段とを備え、

前記メモリセル中に不良セルがある場合には、 前記プログラム手及の出力に応答して、前記イコ ライズ手段によるイコライズ時間を、前記所定の 時間より長くするようにした半導体メモリ装置。

42. 請求項41に記載の半導体メモリ装置 において、

前記イコライズ手段は、前記ピット線と前記ダ ミーピット線間に接続されたイコライズトランジ スタと、

前記プログラム手段の出力信号が第1の論理レベルのとき、データ統み出し時に前記イコライズトランジスタのゲート電極に供給され、前記イコライズトランジスタのオン・オフを制御する4年を引力して、第1のパルス信号であって、第1のパルス幅を行する前記イコライズパルス信号を出力し、が加えたりき、データ読み出し時に前記第1のパルスに与りまれた。

路とを備えたことを特徴とする半導体メモリ 装置。 43. 請求項42に記載の半導体メモリ装置 において、

前記遅延回路は、インパータと、

44. ピット線と、

ワード線と、浮遊ゲートを有し、この浮遊ゲートに電子が注入されるか否かで二進データを記憶 するメモリセルと、

前記ピット線と前記ワード線の交点に前記メモ リセルが配置されたメモリセルアレイと、

前記メモリセルアレイに併設して設けられた予 備メモリセルと、

前記メモリセルアレイ中に不良セルがあること

を記憶するためのプログラム手段と、

前記メモリセルアレイ中に不良セルがある場合には、前記プログラム手段の出力に応答して前記不良セルの代りに前記予備メモリセルアレイ中より予備メモリセルを選択する選択手段と、

前記浮遊ゲートに電子が注入された前記メモリセルと等価な記憶状態にある第1のグミーセルと、前記第1のダミーセルの記憶状態に応じた電圧を出力する第1のダミーセルの記憶状態に応じた電圧を出力する第1のダミービット線と、

前記浮遊ゲートに電子が注入されていない前記 メモリセルと等価な記憶状態にある第2のダミー セルと、前記第2のダミーセルの記憶状態に応じ た電圧を出力する第2のダミーピット線と、

前記メモリセルと前記第1のグミーセルのそれ ぞれの記憶状態に応じて変化した電圧を比較し、 その結果に応じた第1の出力をする第1のセンス アンブ部と、

前記メモリセルと前記第2のダミーセルのそれ ぞれの記憶状態に応じて変化した電圧を比較し、 その結果に応じた第2の出力をする第2のセンス アンプ部と、

前記第1の出力と前記第2の出力とを比較する ことによって、前記メモリセルの記憶状態を検出 する第3のセンスアンブ部と、

・データ読み出し時、所定の時間前記ピット線と 前記第1のダミーピット線と前記第2のダミーピット線をイコライズするイコライズ手段と

前記メモリセルアレイ中に不良セルがある場合には、前記プログラム手段の出力に応答して、前記イコライズ手段によるイコライズ時間を前記所定の時間より長くするようにした半導体メモリ装置。

3. 発明の詳細な説明

(発明の目的)

(産業上の利用分野)

本発明は、半導体メモリ装置に関するものであ る。 (従来の技術)

従来のデータ読出し速度をより速めるようにした半導体メモリ装置について、第54図を参照して説明する。これは同一構成の二つのメモリセルアレイを備え、一対のセルを同時に動作させて読み出すものであり、浮遊ゲート型MOSFETをメモリセルとしてマトリクス状に配置したEPROMである。浮遊ゲート型MOSFETから成るメモリセルT11、T12、…、TTmmは、二進データのいずれか一方を記憶するものであり、1ピット分のデータを記憶するのに、例えばメモリセルT11とTT11、T12と

TT12というように二つのメモリセルを1組として用いている。

このそれぞれの同一行に属するメモリセルのゲートはワード線WL1、WL2、…、WLmに接続され、各列に属するメモリセルのドレインはビット線BL1、BL2、…、BLn又はビット線BL1、BBL1、BBLnに接続されて

いる。そしてそれぞれのメモリセルの選択は列デ コーダ4及び行デコーダ5によって行われる。列 デコーダ4は、カラムゲートトランジスタ CG1, CG2, …, CGn及びカラムゲートト ランジスタCCG1、CCG2、…、CCGnを 選択的に駆動することによりピット線を選択する。 ` トランジスタQ2及びQ4はこれらのピット線 BL及びBBLをそれぞれ充電するもので、トラ ンジスタQ3及びQ6はピット線BLおよび BBLを接続することで等電位にするものであり (以下イコライズと称する)、いずれもパルス信 号φが論理"1"のときに動作する。トランジス タQ1及びQ5は、トランジスクQ2及びQ4に よって充電されたピット線Bレ又はピット線 BBLの電位が、リーク電流等によって低下しな いように補償するべく所定の電流を流して充電す るものである。

トランジスクQ7、Q8、Q9及びQ10は、 メモリセルのドレイン電圧の上昇を抑えて一定の レベル以上にならないようにして、メモリセルの

僧頼性を上げるためのものである。

またセンスアンブ10は、それぞれ電圧VINI、 VIN2 として与えられるピット線BLおよびピット線BBLの電位の変化を比較することによって メモリセルに記憶されたデータを検出し、信号D として図示されていない外部機器に出力するもの である。

このような構成を有したメモリ装置において、 メモリセルに記憶されたデータをセンスアンプ 10が読み出す動作について説明する。

メモリセルにおけるデータの記憶は、浮遊ゲートに 粒子が注入されているか否かによって行われる。浮遊ゲートに 粒子が注入されているものはゲートに 論理 "1"レベルの信号が与えられてもオフ状態を維持し、注入されていないものはオン状態となる。そして一組のメモリセルは、例えば一方のメモリセルT11の浮遊ゲートに電子が注入されていれば他方のメモリセルTT11には 世子が注入されていないという互いに反対状態になっている関係にある。

行デコーダ5によって例えばワード線WL1が 所定の電位になり、列デコーダ4によってカラム ゲートトランジスタCG1及びカラムゲートトラ ンジスクCCC1が導通状態になり、一組の例え ばメモリセルT11及びTT11が選択される。

このようにして選択されたメモリセルT11及びTT11に記憶されているデータを、センスアンブ10によって銃取る。この銃取り動作は、以下のように行うことによって動作速度を速めており、第55図を用いて説明する。

プリチャージ用トランジスタQ2、Q4及びイコライズ用トランジスタQ3、Q6のそれぞれのゲートにレベル・1°のイコライズ指号のが印加されて専通し、ピット線BL及びBBLがプリチャージ及びイコライズされる。これによりイコライズ信号ののレベルが「1°である間(期間 t 1 1)、ピット線BLの電位VINI とピット線BLの電位VIN2 は共に等しい電位に充電される。

この後、イコライズ信号φのレベルが *0* に

なると(期間 t 1 2)、ブリチャージ用トランジスタQ 2、Q 4 及びイコライズ用トランジスタQ 3、Q 6 は非導通状態となり、ピット線 B L 及びB B L の電位は、それぞれメモリセルT 1 1 及びTT 1 1 の記憶したデータに応じた電位 V IN1、V IN2 になる。電子が注入された一方のトランジスタT 1 1 は非導通状態であるため、ピット線B L は充電された状態となって電位 V IN1 は高くなり、他方のトランジスタTT 1 1 は電子が注入されていないためピット線 B B L は放電状態となって低い電位 V IN2 となる。

このようなピット線BL、BBLの電位の差をセンスアンプ10において比較し、第55図のように電位VINLが電位VIN2よりも高い場合には・1°の信号Dを出力し、逆に電位VINIが電位VIN2よりも低い場合には・0°の信号Dを出力する。このように、イコライズ信号すが・1°から・0°になった瞬間に生じた電位差を検出することにより、プリチャージ及びイコライズをせずに、記憶状態に応じて電位差が自然に生じるまで

待った後続み取る場合よりも、競取り動作が「高速 化されていた。

また第55図に記号Bで示したように、センスアンプの出力信号Dもイコライズ信号すで制御し、イコライズ信号すが"1"の時は、信号Dを"1"と"0"の中間に設定することにより、イコライズ信号すが"0"になった後の信号Dの"1"あるいは"0"への変化をより高速化していた。

防止していた。

(発明が解決しようとする課題)

この結果、動作の高速化のために1ビットのデータの記憶に二つのメモリセルを組み合わせていたため、低速あるいは中速動作の半導体メモリ装置に比較してチップ面積が増大し、チップコストが高くなるという問題があった。

本発明は上記事情に鑑み、動作が高速でかつ電源電圧変動によって誤動作が生じない上に、チップ面積が縮小され、チップコストを低減した安価な半導体メモリ袋器を提供することを目的とする。 (課題を解決するための手段)

本発明にかかる半導体メモリ装置の第1の観点によれば、少なくとも二進のデータを記憶するメモリセルと、前記二進のデータの一方と等価な記憶状態にある第2のグミークの他方と等価な記憶状態にある第2のグミーセルと、前記メモリセルと前記第1のダミーセルのそせぞれの記憶状態に応じて変化した電圧を比較し、その結果に応じた第1の出力をする第1の

センスアンプ部と、前記メモリセルと前記第2の ダミーセルのそれぞれの記憶状態に応じて変化し た電圧を比較し、その結果に応じた第2の出力を する第2のセンスアンプ部と、前記第1の出力と 前記第2の出力とを比較することによって、前記 メモリセルの記憶状態を検出する第3のセンスア ンプ部とを備えた半導体メモリ装置が提供される。

メモリセルの記憶状態に応じた電圧を出力する ビット線、第1のダミーセルの記憶状態に応じた 電圧を出力する第1のダミービット線、第2のダ ミーセルの記憶状態に応じた電圧を出力する第2 のダミービット線を備えることが好ましい。

メモリセルは浮遊ゲートを有し、この浮遊ゲートに電子が注入されるか否かで二進のデータを記憶するものであるとよい。

第1および第2のダミーセルとメモリセルとが 電気的に等価な接続となっており、第1のダミー セルの閾値が電子の注入されたメモリセルの閾値 とほぼ同じ高い値となっていることが好ましい。 第1のダミーピット線に衛小電流を流して、浮遊 状態になることを防止するグミーピット繰り一ク 手段を備えると良い。

メモリセルの浮遊ゲートに電子が注入されていない場合にはピット線の電位がダミーピット線の電位より低くなるように、あるいはメモリセルの浮遊ゲートに電子が注入されている場合にはピット線の電位がダミーピット線の電位より高くなるように、ピット線ダミーピット線にリーク電流路を形成するリーク手段を設けるとよい。

メモリセルを選択するアドレス信号が変化した場合、所定の期間導通してピット線、第1 および第2のダミーピット線を充成するプリチャージ手段を設けると良い。

メモリセルを選択するアドレス信号が変化した場合、所定の期間専通してピット線、第1 および第2のダミーピット線の相互間の電位をイコライズするイコライズ手段を備えると良い。

また、本発明にかかる半導体メモリ装置の第2 の観点によれば、浮遊ゲートを有し、この浮遊ゲートに電子が注入されるか否かで、二進のデータ

記憶状態に応じた第2の出力を発生する第2のセンスアンプ部と、前記第1の出力と前記第2の出力とを比較することによって、前記第1のメモリセルの記憶状態を検出さる第3のセンスアンプははいかがあることによって、前記第2のというでは、前記第2のというでは、前記第2のというでは、前記第2のというがある。というでは、前記第2のというがある。というでは、前記第2のというがある。というでは、前記第2のようのはないが、前記第2のようのはないが、前記第2のようのはないが、前記第4の出力と前記第5の出力とでは、方の出力と前記第5の出力とを発生する第5の出力とでいる。には、前記第4の出力と前記第2のようでは、前記第4の出力と前記第2のようでは、前記第4の出力とが表示が、前記第4の出力とでは、方に応じた第6のセンスアンプ部とを解えた半導体メモリ装置が提供される。

さらに、本発明にかかる半導体メモリ装置の第 3の観点によれば、浮遊ゲートを育し、この浮遊 ゲートに電子が注入されるか否かで、二進のデー タを記憶するメモリセルと、前記浮遊ゲートに電 子が注入された前記メモリセルと等価な記憶状態

を記憶する第1、第2のメモリセルと、前記浮遊 ゲートに電子が注入された前記メモリセルと等 価 な記憶状態にある第1のダミーセル線と前記浮遊 ゲートに電子が注入していない前記メモリセルと 等価な記憶状態にある第2のダミーセル線と、前 記第1のメモリセルに記憶されたデータを読み出 すときに、前記第1のメモリセルの記憶状態に応 じた電圧を出力する第1のピット線と、前記第2 のメモリセルに記憶されたデータを読み出すとき に、前記第2のメモリセルの記憶状態に応じた電 圧を出力する第2のピット線と、前記第1のダミ ーセル線の記憶状態に応じた電圧を出力する第1 のダミーピット線と、前記第2のダミーピット線 の記憶状態に応じた電圧を出力する第2のダミー ピット線と、前記第1のピット線と前記第1ダミ ーピット級との電圧を比較することによって、前 記第1のメモリセルの記憶状態に応じた第1の出 力を発生する第1のセンスアンプ部と、前記第1 のピット線と前紀第2ダミーピット線との電圧を 比較することによって、前記第1のメモリセルの

にある第1のダミーセルと、前紀浮遊ゲートに載 子が注入されていない前記メモリセルと等価な記 低状態にある第2のダミーセルと、前記メモリセ ルに記憶されたデータを読み出すときに、前記メ モリセルの記憶状態に応じた電圧を出力するピッ ト線と、前記第1のダミーセルの記憶状態に応じ た電圧を出力する第1のダミーピット線と、前記 第2のダミーセルの記憶状態に応じた塩圧を出力 する第2のグミーピット線と、前記ピット線と前 記第1のダミービット線との批圧を比較すること によって、前記メモリセルの記憶状態に応じた第 1の出力をする第1のセンスアンプ部と、前記ピ ット線と前記第2のダミービット線との電圧を比 較することによって、前記メモリセルの記憶状態 に応じた第2の出力をする第2のセンスアンブ部 と、前記第1の出力と前記第2の出力とを比較す ることによって前記メモリセルの記憶状態を検出 する第3のセンスアンブ部と、前記メモリセルへ データを書き込んだ後に行うプログラムペリファ

イデータリード時に前記第2のダミーピット線が

また、本発明にかかる半導体メモリ装置の第4の観点によれば、浮遊ゲートを有し、この浮遊ゲートに電子が注入されるか否かで、二進のデータを記憶するメモリセルと、前記浮遊ゲートに電子が注入された前記メモリセルと等価な記憶状態にある第1のダミーセルと、前記浮遊ゲートに電子が注入されていない前記メモリセルと等価な記憶

子が注入されていない前記メモリセルと等価な記 **憶状態にある第2のダミーセルと、前記メモリセ** ルと前記第1のダミーセルのそれぞれの記憶状態 に応じて変化した電圧とを比較し、その結果に応 じた第1の出力をする第1のセンスアンプ部と、 前記メモリセルと前紀第2のダミーセルのそれぞ れの記憶状態に応じて変化した電圧を比較し、そ の結果に応じた第2の出力をする第2のセンスア ンプ部と、前記第1の出力と前記第2の出力とを 比較することによって前記メモリセルの記憶状態 を検出する第3のセンスアンプ部と、電源電圧に 対応し、前記電源電圧よりも所定値だけ低い電圧 を出力する電圧低下回路と、ドレインが前記第1 のダミーセルのドレインに接続され、ゲートが前 記電圧低下回路の出力に接続される前記浮遊ゲー トに電子が注入されない前記メモリセルと等価な 状態にある第3のダミーセルとを具備したことを 特徴とする不揶揄性半導体メモリが提供される。

また、本発明にかかる半導体メモリ袋置の第6 の観点によれば、パイナリデータの"0"あるい さらに、本発明にかかる半導体メモリ装置の第 5の観点によれば、浮遊ゲートを有し、この浮遊 ゲートに電子が注入されるか否かで、二進のデー タを記憶するメモリセルと、前記浮遊ゲートに電 子が注入された前記メモリセルと等価な記憶 状態 にある第1のダミーセルと、前記浮遊ゲートに電

前記第1の出力と前記第2の出力とを比較することによって、前記メモリセルの記憶状態を検出する第3のセンスアンプ部とを確えた半導体メモリ装置が提供される。

さらに、本発明にかかる半導体メモリ装置の第7の観点によれば、バイナリデータの"0" あるいは"1"をMOSトランジスタがデブレッショ

ン型かエンハンスメント型かでデータを記憶する 不採扱性メモリセルと、n個の前記メモリセルと ナンド選択トランジスタを直接に接続してなるナ ンド東トランジスタ列と、前記ナンド東トランジ スタ列が複数粗接続され、前記メモリセルに記憶 されたデータを読み出すときに前記メモリセルの 記憶状態に応じた電圧を出力するピット線と、前 記ナンド東トランジスク列と同様の構成を有し、 前記デプレッション型メモリセルと等価な1個の 第1ダミーセルと前記エンハンスメント型メモリ セルと等価な (n-1)個の第1のグミーセルと ナンド選択トランジスタとを直列に接続してなる 第1のダミーナンド東トランジスタ列と、前記第 1のダミーセルナンド東トランジスタ列が複数個 接続され、前記デブレッション型の第1のダミー セルの記憶状態に応じた電圧を出力する第1のダ ミーピット線と、前記ナンド東トランジスタ列と 同様の構成を有し、前記エンハンスメント型メモ リセルと等価なα個の第2のダミーセルとナンド 選択トランジスタとを直列に接続してなる第2の

また、本発明にかかる半導体メモリ装置の第 8 の観点によれば、ピット線と、ワード線と、前記ピット線と前記ワード線の交点にメモリセルが起置されたメモリセルアレイと、前記メモリセルアレイと、前記メモリセルアレイど、前記メモリセルアレイ中に不良セルがあるこ

とを記憶するためのプログラム手段と、前記メモ リセルアレイ中に不良セルがある場合には、前記 プログラム手段の出力に応答して、前紀不良セル の代りに前記予備メモリセルアレイ中より予備メ モリセルを選択する選択手段と、前記メモリセル と等価なダミーセルのドレインが接続され、基準 電位を発生するダミービット線と、前記ビット線 にあらわれる電圧と、前記ダミーピット線にあら われる電圧を比較し、選択されたメモリセルのデ - 夕を読み出すセンスアンプと、データ読み出し 時所定の時間前記ピット線と前記ダミーピット線 をイコライズするイコライズ手段とを窺え、前記 メモリセル中に不良セルがある場合には、前記プ ログラム手段の出力に応答して、前記イコライズ 手段によるイコライズ時間を、前記所定の時間よ り長くするようにした半専体メモリ装置が提供さ れる。

さらに、本発明にかかる半導体メモリ装置の第 9の観点によれば、ピット線と、ワード線と、浮遊ゲートを有し、この浮遊ゲートに電子が注入さ

れるか否かで二進データを記憶するメモリセルと、 前記ピット線と前記ワード線の交点に前記メモ リ セルが配置されたメモリセルアレイと、前記メモ リセルアレイに併設して設けられた予備メモリ セ ルと、前記メモリセルアレイ中に不良セルがある ことを記憶するためのプログラム手段と、前記メ モリセルアレイ中に不良セルがある場合には、 前 記プログラム手段の出力に応答して前記不良セル の代りに前記予備メモリセルアレイ中より予備メ モリセルを選択する選択手段と、前記浮遊ゲート に電子が注入された前記メモリセルと等価な記憶 状態にある第1のダミーセルと、前記第1のダミ ーセルの記憶状態に応じた電圧を出力する第1の ダミーセルの記憶状態に応じた 毛圧を出力する 第 1のダミーピット線と、前記浮遊ゲートに電子が 注入されていない前記メモリセルと等断な記憶状 態にある第2のダミーセルと、前紀第2のダミー セルの記憶状態に応じた電圧を出力する第2のダ ミーピット線と、前記メモリセルと前記第1のダ ミーセルのそれぞれの記憶状態に応じて変化した

(作用)

本発明によれば、メモリセルの記憶状態と第1 のダミーセル、第2のダミーセルの状態とが比較 されて、メモリセルに記憶されているデータが検 出される。したがって、1ビット分のデータを2 つのメモリモルに記憶し、相互の記憶状態を比較 することによりデータを読み出すものに比べ、必要なメモリセルの数が半分で済む。

第1のダミービット線に敵小電流を流す こ とに より、浮遊状態になることを防止でき、誤動 作を 防止できる。

リーク手段を設けた場合にはピット線と ダ ミー ピット線との電位の関係が適切化され、セ ン ス 動作が高速化し、マージンが拡大される。

イコライズ手段を設けた場合、ピット線、 ダミーピット線の電位を等しくし、動作を安定 化 させることができる。

ブリチャージ手段を設けた場合にはイコライズ 終了時にイコライズ信号の変化によるピット 線およびダミーピット線の電位変動を防止する ことが でき、摂動作の発生を防止することができる。

高速動作が可能となる。

第3の観点による袋園では、プログラムベリファイリード時に第2のピット線の出力電圧を通常のリード時よりも高く設定し、専用のセンスアンプを用いることにより書き込み時にメモリセルに注入される電子量を増加させ、電圧マージンを拡大することが可能となる。

第4の観点による装置では、メモリセルの浮遊ゲートに電子が注入されていなメモリセルに流れる電流より、第2のダミービット線に流れる電流が少なくされている。これにより第2のセンスアンプの出力が「0°と「1°の中間電位に達するのが速くなり、データ検出速度が向上する。

第5の観点による装置では、電源電圧よりも所 定値だけ低い電圧を出力する電圧低下回路と、ド レインが第1のダミーセルのドレインに接続され、 ゲートが電圧低下回路の出力に接続された、浮遊 ゲートに電子が注入されないメモリセルと等価な 状態にある第3のダミーセルを設けることにより、 動作がさらに高速化される。 第6の観点による装置では、メモリセルがバイナリデータの"O"あるいは"1"をガラスマスクにパターン化することにより、第1の観点による装置と同様のマスクROMを得ることができる。

第7の観点による装置では、メモリセルをMOSトランジスタがデブレッション型かエンハンスメント型かでデータを记扱する不概発性メモリセルで構成し、ダミーセルをナンド東トランジスタ列で構成することにより、不揮発性半導体メモリ装置を得ることができる。

第8の観点による装置では、メモリセルアレイに予備メモリセルが併設され、不良セルがある場合にはピット線とダミービット線をイコライズするイコライズ時間を通常より長くするようにしているので、動作不良を起こしている行線が確実に非選択になり、誤動作を起こす可能性が減少する。

第9の観点による装置では、第1の観点による メモリ装置に第8の観点によるイコライズ時間の 延長を適用しており、同様に誤動作発生の可能性 が減少する。 (実施例)

本発明の実施例について、図面を参照して説明する。

第1図は第1の実施例の回路構成を示したものである。従来の場合と比較して、1ビット分のデータの記憶を一つのメモリセルで構成し、このデータを読み出す際に基準となる電圧を設定するためのデータを記憶する第1及び第2のグミーセルをDM11. DMm1とDM12.

… DMm 2 の二列を設け、さらにこれに伴いメモリセルに記憶されているデータを検出するセンスアンプを三つ設けた点が異なっている。ここで従来と同じ構成要素には、同一の番号を付して説明を省略する。

第1のダミーセルDM11, DM21, …. DMm1はソースが浮遊状態であって、ゲートに 論理 "1" レベルの信号が与えられても電流経路 を形成せず、浮遊ゲートに電子が注入されている メモリセルと等価である。第2のダミーセル DM12, DM22, …, DMm2は浮遊ゲート

遊状態になるのを防ぐために電流路を形成するものである。ピット線の特性をすべて等価にするために、ピット線BL、ダミーピット線DBL2にも同様に、微少電流を流すリーク電流路を接続することもできる。

図示されていないアドレス変化検出回路は外部から入力されるアドレス信号が変化したのを検知してイコライズ信号が変化したのを発生する。そして、トランジスタQ11、Q13及びQ15はこのピット線BL、ダミーピット線DBL1及びDBL2をブリチャージし、トランジスタQ12、Q144、Q16及びQ17はピット級とダミーピット線のな位を等しくする。さらにトランジスタQ100、Q101及びQ102は、それぞれ第1、2及び第3の負荷回路に相当し、トランジスタQ11、Q13の負荷回路に相当し、アブリチャージされたピット級BL、グミーピット線DBL1及びDBL1の流流を流

に粒子が注入されておらず、粒子が注入され て いないメモリセルと等価である。

でして第1のダミーセルDM11, DM21, …, DMm1のドレインは第1のダミービット 線DBL1に、第2のグミーセルDM12, DM22, …, DMm2のドレインは第2のグミービット線DBL2にそれぞれ接続されている。 さらにこのダミービット線DBL1及びダミードット線DBL2には、カラムゲート CGと等価 なMOSFET DCG1とDCG2とが接続されている。容量C1, C2は、メモリセル側のカラムゲートトランジスタCG1, CG2……と、グミーセル側のダミーカラムゲートトランジスタ CG1, CG2……と、グミーセル側のダミーカラムゲートトランジスタ DCG1, DCG2との個数の差によるビット 線とグミー線との容量を等しくするために接続されている。

ダミーピット線DBL1に接続されたリーク 電流路L1は、第1のグミーセルに電流路が形成 されないため電気的にグミーピット線DBL1が浮

れらの専通抵抗は極めて大きく設定されている。 トランジスタQ21、Q22、Q23、Q24及 びQ25は、メモリセルあるいはグミーセルのド レイン乾圧の上昇を抑えて、所定レベルを超えないようにし、メモリセルの信頼性を向上させるためのものである。そして、トランジスタQ21。 Q22及びQ23はそれぞれ、第1、第2及び第 3のパイアストランジスタに相当する。

第1のセンスアンプ1は、ピット線BLの電位 VINとダミービット線DBL1の電位VRIとを比較し、その比較結果として第1の出力に相当する 信号Aを出力するものである。

第2のセンスアンプ2は、この電位VINと、 ダミーピット線DBL2の電位VB2とを与えられて 比較し、第2の出力に相当する信号Bを出力する。 そして第3のセンスアンプ3は、この第1及び第 2の信号を与えられて比較し、遊択されたメモリ セルのデータに対応した第3の出力に相当する信 号Dを出力する。

第2回は、この第1、第2及び第3のセンスア

ンプの回路構成の一例を示したものである。いずれもカレントミラー回路の構成を有していった。 1 のセンスアンプ1のPチャネルエンハンには居り、アンジスタS1及びS2のアートに信信をいる。 第2のアンジスタS3及び加力されるが出力される。 第2のアンジスタS3及び印加では、第2のアナッジスタS3及び印加でれる。 そしてメンジスタ OV INがそれで第2のアチャムをしてメンジスタ S56のアチャムのアンスタ S56のアチャムのアンジ第2の信号 Bがそれぞれ印加され、第3の信号 Dが出力される。

このような構成を有した本実施例において、メ モリセルに記憶されたデータを読み出す動作につ いて、以下に説明する。

行デコーダ5によってワード線Wしの1つが選 択される。列デコーダ4により、カラムゲートト ランジスタCGのうち1つが選択される。この選 択されたカラムゲートトランジスタに対応したビニ ット線と、選択されたワード線との交点にあるメ モリセルが選択される。

行コーダ5によって選択されたメモリセルと同一のワード線WLに接続された二つのダミーセルも選択される。

次にイコライズ信号のと電位 VIN、VRI及びVR2、さらに信号A、B及びDの相互関係を第3 図に示す。イコライズ信号のが"O"から "1"になると(期間 t 1)、トランジスタQ 1 1. Q 1 3 及びQ 1 5 がオンすることにより ピット線BL、ダミーピット線DBL 1 及びDBL 2 がプリチャージされ、さらにトランジスタQ 1 2 及びQ 1 4 及びQ 1 6 及びQ 1 7によってピット線BL、グミーピット線DBL 1 及びDBL 2 は、ほぼ同電位に設定される。これにより、この期間t1においてVIN、VRI及びVR2は等しい地位にプリチャージされる。

このときは第1、第2及び第3のセンスアンブ におけるそれぞれのNチャネルエンハンスメント 型トランジスタS21、S22及びS23は論理

-1 のイコライズ信号 のによって 専通しており、このイコライズ信号 のにより P チャネルエンハンスメント型トランジスタ S 3 1 、 S 3 2 、 S 3 3 は、オフするため、節点 N 1 、 N 3 及び N 5 から出力される信号 A 、 B 及び D は全て論理 *0 ** となる。

そしてイコライズ信号 o が 1 から "O" になると (期間 t 2)、トランジスタQ 1 1、Q 1 3、Q 1 5及びトランジスタQ 1 2、Q 1 4、Q 1 6,Q 1 7 はいずれも非導通状態となり、ピット線BL、ダミーピット線DBL 1及びDBL 2の電位は選択されたメモリセル又はグミーセルの記憶状態に応じて変わる。同様に第2図中のトランジスタ S 2 1、S 2 2及び S 2 3 も非導通状態となり、トランジスタ S 3 1、S 3 2、S 3 3 は導通状態となるため、第1、第2、第3のセンスアンプは検知動作を始める。

この期間 t 2 は、浮遊ゲートに電子が注入されていないメモリセルが選択された場合を示している。ピット線B L はメモリセルが導通状態である

ため、放電されて電位VINの電位は低下する。これに対し、ダミーセルDM11~DMm1はいずれも電子が注入されたのと等価な非導通状態であるため、ダミービット線DBL1は充電状態を維持する。この場合に電位VRIは、リーク電流路L1によってリーク電流分だけわずかに低下する。さらにダミーセルDM12~DMm2は、いずれも電子が注入されておらず導通状態であるため、ダミービット線DBL2は放電され、電位VR2は電位VINと同じレベルまで低下する。

これにより、第1のセンスアンプ1のトランジスタS1のゲートには放電状態の電位VINが印加されて導通し、トランジスタS2のゲートには充電状態の電位VRIが印加されて非導通状態を維持する。これにより、『1』の信号Aが第1のセンスアンブから出力される。

第2のセンスアンプ2のトランジスタS3及び トランジスタS4のゲートには共に故電状態の電位VR2、VINがそれぞれ印加され、いずれも導通

電位は新たに選択されたメモリセル又はダミ 一 セ

ルのそれぞれの記憶状態に応じて変わる。この 区間 14は、浮遊ゲートに電子が注入されたメ モ リ

セルが選択された場合を示している。このメモ リ

セルは非導通状態であるため、ピット線BL は 光

電された状態を維持する。ダミーピット線D B L

1とダミーピット線DBL2の電位は上述した 区

間 t 2の場合と全く同様であるため、電位VRIは

光贯状態を維持し、電位VR2は低下する。これに

より、第1のセンスアンプ1のトランジスタ S 1

及びS2のゲートには、共に充電状態の電位 VIN

及びVRIがそれぞれ印加されてトランジスタ S 1

は、非導通状態となり、信号Aはトランジスタ S

21で放電された状態を維持する。すなわち 信号

Aは論理 "O" である。

状態となる。このようにP チャネルトランジスタS 3 及びS 4 が導通状態の場合には、信号B は論理 "1" と "0" の中間値をとる。

第3のセンスアンプのトランジスタS5及び S6のゲートには、それぞれ論理 "1" の信号A と、論理 "1"と"0" の中間の信号Bとがそれ ぞれ印加される。

すなわち、第3のセンスアンプは、信号Aの電位が、信号Bの電位より高いことを検知して、その出力に論理"O"を出力する。

次に新たに選択されたメモリセルに記憶されたデータを読み取るため、イコライズ信号がが「O"から"1"に変わると(期間t3)、ピット線BL、グミーピット線DBL1及びDBL2がそれぞれプリチャージされ同電位にされる。この場合の電位VIN、VRI及びVR2、さらに信号A、B及びDは期間t1の場合と同様である。

そしてイコライズ信号 o が "1" から "0" に - 変わると(期間 t 4)、期間 t 2 と同様にピット 線 B L 、 グミーピット線 D B L 1 及び D B L 2 の 第2のセンスアンブ2のトランジスタS3のゲートには放電状態の電位VR2が印加されてトランジスタS3は、導通し、トランジスタS4には充電状態の電位VINが印加される。第2のセンスアンプ2は、低位VR2よりもVINの電位の方が高い

ことを検知して、その出力信号 B を論理 *1* にする。

第3のセンスアンブは、信号Aの電位が、信号 Bの電位よりも低いことを検知して、その出力信 号Dを論理"1"にする。

このように、メモリセルの浮遊ゲートに電子が 注入されていないときは"0"の信号 Dが出力され、注入されているときは"1"の信号 Dが出力 されることによって、メモリセルの記憶状態が続 み出される。

このように本実施例によれば、以下のような効果が得られる。先ず従来の装置と比較して、1ビット分のデータの記憶を一つのメモリセルで行うことができるため、チップ面板が縮小され、チップコストが低減される。

この場合の読み出し速度は、選択されたメモリセルに接続されたピット線と、二種類のグミーセルに接続されたグミーピット線をそれぞれブリチャージ及びイコライズすることによって等しく高い電圧にしておき、その状態からそれぞれの記憶

状態に応じた電圧に変化した瞬間を検出して 読み取るため、二つのメモリセルに、お互いに反対のデークを1ビット分として記憶させた従来の 読み方と等価になり読み出し速度は、従来同様高速 化されている。

さらに電源電圧変動が生じた場合における訳 動作の発生は、次のようにして防止される。電子が 注入されていないメモリセルが選択された場合

(期間 t 2) は、第1のセンスアンプ1は、電子が注入されていないメモリセルと、電流経路のない、電子が注入されたメモリセルと等価なグミーセルDM11~DMm1からのデータ、すなわち、オンしたメモリセルからのデータと、オフしたダミーセルからのデータを比較することになる。したがって、電源変動が生じた場合でも、従来の1ビット分のデータを二つのメモリセルに互いに反対のデークとして記憶させたものと同様に、ビット線の電位は逆転することなく認動作することはない。

また、第2のセンスアンプ2では電子が注入さ

れていないメモリセルと、このようなメモリセルと等価なダミーセルDM12~DMm2からのデータとを比較して読み出すことになる。このため、電源電圧変動が生じた場合にも、ビット線BLとダミービット線DBL2が受ける電源電圧変動の影響は等しい。従って入力される電圧VINとVR2とは共に低い電圧であるが、同じ影響を受けることになる。

これにより、第2のセンスアンプ2から出力される信号 B は第1のセンスアンプ1からの信号 A よりも低いという関係が維持されて、第3のセンスアンプ3からの信号 D は安定して *0 *を保ち、認動作の発生が防止される。

電子が注入されたメモリセルが選択された場合は (期間 t 4)、第2のセンスアンプ2は、電子が注入されたメモリセルと、電子が注入されていないメモリセルと等価なダミーセルDM12~ DMm2からのデータ、すなわち、オフしたメモリセルからのデータと、オンしたダミーセルからのデータと、オンしたダミーセルからのデータを比較することになる。したがって、電

速動作のメモリ装置と同程度にチップ面積を縮小 することができ、コストが低減される。

本発明の他の実施例を以下に示す。第2の実施 例として、第3のセンスアンプ3を第4図に示さ れたものとしてもよい。また第1、第2、第3の センスアンプすべてを第4図に示したものを用い てもよい。第2図に示された第3のセンスアンプ 3は、pチャネル型トランジスタS5、S6のゲ ートに信号A、Bをそれぞれ供給していたが、第 4 図に示したものは、略 O V の関電圧を持つ N チ + ネル型トランジスタS15,S16のゲートに 信号Aと信号Bをそれぞれ供給している。トラン ジスタS15のドレインは電瓶Vccに、ソースは、 Nチャネルエンハンスメント型トランジスタSS 15のドレインに接続されるとともにNチャネル エンハスメント型トランジスタSS16のゲート に接続される。トランジスタS16のドレインは 電源Vccに、ソースはトランジスタSS16のド レインに接続されるとともに、トランジスタSS 15のゲートに接続される。トランジスタSS1

敵変動が生じた場合でも、従来の1ピット分のデ -夕を二つのメモリセルに互いに反対のデー 夕と して記憶させたものと同様に、ピット線の電位と ダミーピット線の電位は逆転することがなく 誤動 作することはない。また、第1のセンスアン プ1 は、電子が注入されたメモリセルと、このメ モリ セルと等価なダミーセルDM11~DMm 1 から のデータを比較して読み出す。第1のセンスアン プ1において比較するビット線BL及びダミーピ ット線DBL1が受ける電源電圧変動の影響 は等 しく、同じ変化をすることになる。従って第1の センスアンプ1から出力されるほ号Aは、第 2の センスアンプ2からの信号Bよりも低いという関 係は維持され、第3のセンスアンプ3からは、 論 理"1"の信号Dが電源電圧変動にかかわらず安 定して出力される。

このように第1の実施例によれば、高速度で動作し、電源電圧変動による調動作の発生を防止し得る上に、1ビットのデータを記憶させるのに1つのメモリセルで足りるため、従来の中速又は低

5、SS16のソースは接地される。この場合も 同様に、信号A. B及びDは第3図に示されたよ うな変化をする。

即ち信号 A 及び B が共に論理 " O " のとき(期間 t 1)は、トランジスタ S 1 5 及び S 1 6 は共に非導通状態であり、信号 D は " O " となる。信号 A が " 1" で信号 B が " 1" と " O " の間の電位に比べ高くなるため節点 N 1 6 は " O " になり、論理 " O " の信号 D が出力される。さらに信号 A が " O " で信号 B が " 1" の場合には(期間 t 4)、B の電位は上昇し、" 1" の信号が出力される。

パルス信号 φ が論理 "1" から "0" に変化すると、共に "0" の状態であった信号 A 及び B のうちのいずれかの信号が "1" に変化することになるが、この変化を直ちに読み取って信号 D を出力する。

第2の実施例として、第1及び第2のセンスア

ンプに第4回に示した回路を用いた場合には、ビット線及びグミーピット線のプリチャージ指位に関係なく、ピット線とグミーピット線との間に電位差が生じれば、すみやかにこれを検出することができる。

次に、本発明の第3の実施例について説明する。 この場合の回路構成を第5図に、読出し時における各信号のタイミングを第6図に示す。上述した 第1及び第2の実施例と比較し、以下の点が異なる。

ビット線プリチャージ回路として、Nチャネルディプレッション型トランジスタQ11及びPチャネルエンハンスメント型トランジスタQ31を直列に接続し、ダミービット線DBL1のプリチャネルディブレッションスタQ13及びPチャネルエンバンスメント型トランジスタQ15及びPチャネルエンバンスメント型トランジスタ

チャージ後のピット線及びダミーピット線の電位を、入力トランジスタS1~S4のオンとオフの境界点から変化させることにより、第1、第2のセンスアンプの応答は、早くなる。このため、PチャネルトランジスタQ31、Q33及びダミーピット線の電位が(VccーーVthpl)となる期間、NチャネルトランジスタQ12及びQ14及びQ16及びQ17は導通状態となりピット線 DBL2の電位はそれぞれ等しくされる。

イコライズが終了した後、期間 t 2又は t 4 のようにイコライズ信号 φ が * 0 * レベルになると、ゲートにイコライズ信号 φ が入力されたプリチャージトランジスクQ11,Q13及びQ15は全て非導通状態となる。またこのとき、同時にイコライズトランジスクQ12,Q14,Q16及びQ17も非導通状態となる。これにより、電位VIN、VR1及びVR2は、それぞれメモリセル、又

Q35を直列に接続して構成している。

PチャネルトランジスタQ31,Q33, Q35のゲートは、それぞれピット線BL、グ ミーピット線DBL1、グミーピット線DBL2 に 接続される。

さらに負荷トランジスクとしてドレインとゲートも共通にピット線あるいはダミーピット線、 接続してアチャネルトランジスタQ100、 Q101、Q102を使用している。

イコライズ信号 oが、第6図の期間 t 1. 又 はt 13のように 1 レベルになると、Nチャネルディブレッション型トランジスタQ11, Q1 3及びQ15は全て専通状態になり、ビット線B L. ダミーピット線DBL1. DBL2はいずれも 元 電されて、電源電圧 V ccから P チャネルトラン ジスタの関値電圧 V thp を引いた電位

(Vcc- | Vthp |) まで上界する。第1のセンスアンプ及び第2のセンスアンプの人力トラン ジスタが、第2図の実施例回路のようにPチャネ ルエンハンスメント型で構成されている場合、プリ

はダミーセルの記憶状態に対応したレベルに変 化 する。イコライズおよびブリチャージが終了し た ときトランジスタQ11,Q13及びQ15の ゲ ートに印加される電圧が *1 * レベルから *0 * レベルに変化するため、ゲート・ソース間の容 量 結合によりPチャネルエンハンスメント型トラ ン ジスタQ31, Q.33及びQ35のソース低圧 は 低下する。しかしながらピット線及びダミーピッ ト線の電位VIN, VRI, VR2は前述した(Vccー |Vthp|)の電位となっているため Pチャネル トランジスタQ31,Q33及びQ35はいずれ もまだ非導通状態にあり、電位VIN、VBI及び VR2はイコライズ信号φか ゚1゚ レベルから ゚О゚ レベルに変化しても、その影響を受けることなく、 安定してメモリセル及びダミーセルの記憶デー タ に対応した電位に変化することが可能となる。

このようにプリチャージ回路として、デブリッション型NチャネルトランジスタQ11.Q13 及びQ15と、PチャネルトランジスタQ31, Q33,Q35を組み合わせることで、動作を安 定化させることができ、高速読み出しが可能となる。

PチャネルトランジスタQ31、Q33、Q35はプリチャージ動作終了時のビット線、ダミービット線の電位を設定するとともにプリチャージ動作時のビット線、ダミービット線の充電電流をコントロールする機能も有している。

 た後のピット線のプリチャージ時間が、ダミービット線のプリチャージ時間より長いことを考慮してトランジスタQ31の導通抵抗は、トランジスタQ33またはトランジスタQ35の導通抵抗より小さく設定してもよい。

またピット線B L にはエンハンスメント型 N チャネルトランジスタ Q 4 2を接続し、ダミー ピット線 D B L 1 にはエンハンスメント型 N チャネルトランジスタ Q 4 0 を接続し、同様に D B L 2 にはエンハンスメント型 N チャネルトランジスタ Q 4 1 を接続し、それぞれのトランジスタサイズ (W/L)をQ40>Q42>Q41の関係に設定しているがこれは以下の理由による。

第6図の期間に4に示すように、電子が注入されたメモリセルからデータを読み出す場合は、電位 Vind電位 VRIと同様に(Vcc-IVthp I)の電位になる。しかしながら一般に、メモリセルのゲートに印加される電源電圧 Vccは常に一定のレベルが保持されているわけでなく出力パッファ回路からデークが外部に出力される際には、その

出力端に存在する大きな負荷容量を駆動するため に大電流が流れ、電級配線のインダクタンスによ って、チップ内部の電源電圧Vccは1~2V程度 変動することがある。例えば、正常時に電級電圧 Vccは5Vであるとすると、一時的に6~7Vま で上昇することがある。この結果、亀子が浮遊ゲ 一下に注入されたメモリセルが選択された場合で も、メモリセルのゲート電圧(VG) が上昇する ため、メモリセルは一時的に導通状態となり、電 位VINは(Vcc-IVthp I)よりわずかに低く なることがある。このノイズの影響で第1のセン スアンプの出力信号 A は "O" レベルから "1" レベルへと変化し、第3のセンスアンブ出力信号 Dは *1 * レベルから *O* レベルへと変化する ため、電子が注入されたメモリセルが選択されて いるにもかかわらず、センス回路から電子が注入 されていない *1* データに対応する信号が出力 されてしまう。この問題を解決するため、ピット 線BLとダミーピット線DBL1に設けられたり ークトランジスタQ40,41,42のリーク電

流に差を持たせ、電子が注入されたメモリセ ルが 選択された場合の、ピット線電位VINが、ダミー ピット線電位VRIより高くなるよう設定している。 この結果ノイズの影響でメモリセルがわずかに導 通状態となり、メモリセルに数μA程度電流が流 れても、第3のセンスアンプの出力信号Dは反転 することなく安定してメモリセルの"0" データ を出力することができる。ピット線のリーク 磁流 量を、第1のダミーピット線のリーク電流量より 小さく設定するため、リークトランジスタQ40 とQ42のトランジスタのサイズW/Lすなわち トランジスタのチャンネル幅と長さの比はQ40 >Q42となるよう選定している。ここでトラン ジスタQ42及びQ40のゲートには、リーク量 を所定の値に設定するための電位L1が共通に印 加されている。

またチップ内の個々のメモリセルに流れる電流 はまったく同一ではなく、W/Lのばらつきによ り数%程度の差がある。このため電子が注入され ていないメモリセルが選択され、選択されたメモ

リセルに流れる電流が選択された第2のグミーセ ルに流れる電流より少ない場合、電位VINは電位 V82より高いレベルになる。このVINとRV2の電 位差のため第2のセンスアンプの出力信号Bの *1* レベルと *0* レベルの中間電位が高くな り、また上昇する速度が速い。第3のセンスアン プは、信号Aと信号Bが °O ° レベルから "1 ° レベルへ変化するときの上昇速度の差を検知して データ検出を行なうため、メモリセルに流れる难 流のばらつきにより信号Aと信号Bが゜О゜から *1* に変化するときの電位差が小さくなり、続 み出し速度が遅くなる問題がある。この問題を解 決するため、ピット線のリーク電流量を、第2の ダミーピット線のリーク電流量より多く設定し、 俘遊ゲートに電子の注入されていないメモリセル が選択されたときの電位VINが電位VR2より低く なるよう設定している。 ピット線のリーク電流量 を、第2のグミーピット線のリーク電流量より大 きく設定するため、リークトランジスタQ42と Q41のトランジスクのサイズW/LがQ42>

Q41となるよう選定している。

以上述べたように安定したデーク出力と高速 み出しを実現するためにピット線及びグミーピッ ト線に設けられたリーク回路のリーク電流量は、 第1のグミーピット線DBL1>ピット線BL> 第2のグミーピット線DBL2の関係となること か好ましい。

第5図の実施例では、各リーク回路のトランジスタサイズを変更することによりリーク電流 屋を設定しているが、各トランジスタサイズを同一にしてゲート電圧をコントロールすることにより、同様なリーク電流量の関係を実現することも可能である。

また、第2のダミーピット線の電位 V R 2 がピット線の電位 V I N よりゆるやかに変化するよう、 ダミー容量を第2のダミーピット線に付加することによってもまた、上述した電子が注入されていないメモリセルを読み出す場合に、メモリセルに 流れる電流のばらつきによる読み出し速度の遅れ を防ぐことができる。第5図に示す実施例では、こ

のダミー容量を、PチャンネルトランジスタC6 とNチャネルトランジスタC5のゲート容量を用 いて構成している。

次に第4の実施例について、第2図、第7図及 び第8図を用いて説明する。第1図及び第2図に 示す実施例の回路において、浮遊ゲートに電子が 注入されたメモリセルを読み出すとき、このメモ リセルがわずかに導通状態であると、ブリチャー ジ動作後のある時間の間は、メモリセルの"○" データが読み出されるが、その後データが反転し 誤まった"1"データが出力される問題がある。 前述したようにメモリセルがわずかに導通状態の とき、電位VINは磁位VRIより、ほんのわずか低 いレベルとなる。ピット線のプリチャージ動作後、 第2のダミーピット線の電位は、直ちに所定の低 いレベルに変化するため、第2のセンスアンブは その変化を検知して、その出力Bは直ちにVccに 向って変化する。これに対し、ピット線の電位 VINと、低流径路のないグミーセルの接続された 第1のダミーピット線の電位VR1は共に(Vccー

IVthp I) レベル近傍の所定の高いレベルにあり、電位VINが電位VRIよりわずかに低いレベルにあるため、第1のセンスアンプの出力Aの電位は徐々にVcc電位まで上昇する。このため数100nsec 程度時間が経過すると、第2図に示す第3のセンスアンプのトランジスタS5はトランジスタS6と同様に非導通状態となり、その出力信号Dは徐々にGround電位まで低下する。

出力信号Dが *O*レベルへと反転するまでの時間は一定でなく、電位VINと電位VRIの電位をが小さければより長い時間の後に出力信号Dが論理 *O*に反転する。通常深遊ゲートに注入された電子の量が充分かどうかチェックするためデータ書き込み後電源電圧Vccを所定の電位まで上昇させ、 *O*データが安定して出力される事をチェックしている。このため、上述のように読み出す時間により、読み出しデータが異なると浮遊ゲートに注入された電子の量が十分かどうか判断するのが困難となる。

第8図の実施例はこの問題を考慮し、第3のセ

ンスアンプ3の出力端と電板Vccとの間に導通抵 抗の大きなブルアップ用のNチャネルデブレッシ ョン型トランジスタQ43を仰えることにより、 安定したデータ出力を行えるよう構成している。 第 3 のセンスアンプの出力をプルアップすること により、上述したように"0"データ読み出し後 ある時間経過して第3のセンスアンプのトランジ スタS5及びトランジスタS6が非導通状態とな った場合でも、その出力Dの電位はVcc電位に保 たれる。このため電子が注入されたわずかに導通 状態のメモイセルが選択された場合でも長い時間 の間に第3のセンスアンプの出力データが "0" レベルに反転する誤動作はなくなる。本実施例で は、電源電圧を上昇させメモリセルに流れる電流 が所定の値になった時、第2のセンスアンプの出 カBが (Vcc-IVthp I) 以下の桁位へと変化 するため、第3のセンスアンプの出力信号Dが論 理 *1 * レベルから論理 *0 * レベルへと変化す る。このため、読み出し時間にかかわりなく浮遊 ゲートへの電子の注入量を正しくチェックするこ とができる。なお、このトランジスクQ43 の 導通抵抗は、メモリセルから 11 データを読 み出す時に、読み出し速度が遅くならない程度に 小さく設定するのが好ましい。

また前述したように、メモリセルのゲート に引 加される電源電圧Vccは、常に一定のレベルが保 持されているわけではなく、正常時に電談電 圧 V ccは5 V であるとすると、出力バッファノイ ズの 影響で一時的に6~7Vまで上昇することが ある。 また、浮遊ゲートはシリコン酸化漿に覆われ てい るが、一般にこのシリコン酸化膜には欠陥が 存在 するため、浮遊ゲートに注入された電子は長 い時 間の間に徐々に抜けてゆく場合がある。この よう な場合でも、長期間の安定した読み出し動作 を保 証するためには、電子が注入されたメモリセ ルの 閾値電圧は、高ければ高いほど良い。このた め第 4 の実施例においては、電源電圧上昇に対す る安 定した読み出し動作を保証し、電源電圧マー ジン を拡大するため、プログラムベリファイ時 の 専用 の読み出し回路を備えている。

--般にEPROMのプログラムは、プログラム ベリファイモードで書き込み不十分と判断された メモリセルについては、再び所定時間追加書き込 みを行なうことによって、浮遊ゲートへの電子の 注入量を増加させるプログラムシーケンスが採用 されている。このため電子を注入されたメモリセ ルの閾値電圧が所定の電圧(例えば7V)以下で はプログラムベリファイモードで "1" テータが 出力されるようセンス回路を設定することにより、 閾値電圧が7V以下のメモリセルについては追加 書き込みが行なわれ、電子が注入されたメモリセ ルの閾値電圧を、電源電圧の変動に対してマージ ンのある7V以上に設定することができる。これ を実現するため、第4の実施例においては第1図 に示すデータ読み出し用のセンスアンプ1, 2及 び3とは別に第8図に示すプログラムペリファイ センス回路36を新たに設け、スイッチ回路32 により、通常読み出し時は、第3のセンスアンプ の出力信号がラッチ回路37を経由して出力パッ ファ回路38に伝達され、プログラムベリファイ

モード時はプログラムベリファイセンス回路 の出 力信号が、ラッチ回路37を経由して出力パッフ ァ回路38に伝達されるよう切り換え動作を 行な っている。切り換えをコントロールする信号 W R は、プログラムベリファイ時 "0" レベルと なり、 通常読み出し時 "」" レベルとなる。また WRは WRの逆相信号である。このプログラムベリ ファ イセンス回路36は、電圧比較用の入力トラ シジ スタにPチャネルトランジスタを使用した 差 動増 幅回路33と、インバータ34.35から構成さ れており、枢圧比較用トランジスタの入力ゲート にはそれぞれピット線 B L の電位 V INと第 2 のダ ミーピット線DBL2の電位VR2が印加される。 さらに通常読み出し時、遊動増幅回路33での消 費電流を小さくし、チップの消費電流が増加 しな いよう電脳端子と入力トランジスク間に接続 され た P チャネルトランジスクのゲートに信号 W R を入力している。プログラムペリファイ時の第 2のダミーピット線DBL2の電位VR2は第7 図のPチャンネルトランジスタQ37とQ3 8で

構成されるプログラムベリファイ用負荷回路11 が導通状態となるため、通常の読み出し時の電位 VR2より高いレベルに設定される。プログラムベ リファイ時のデーク読み出し動作は一般に、

CMOS EPROMで使用される差動増幅回路 を使用したセンス方式と同様で、電位VR2をリフ ァレンス電位として、この電位よりピット線の電 位VINが高い場合メモリセルのデータは浮遊ゲー トに電子が注入されている゜0゜ データと判断さ れ、リファレンス電位よりビット線の電位VINが 低い場合、メモリセルのデータは浮遊ゲートに電 子が注入されていない '1' データと判断される。 上述したプログラムベリファイ用負荷回路のトラ ンジスタQ37の導通抵抗はメモリセルの閾値電 圧が7V以下では、プログラムベリファイモード 時にプログラムベリファイセンス回路から"1" データが出力されように設定される。 プログラム ベリファイセンス回路を使用した読み出し速度は 1つのリファレンス電位を使用するセンス方式の ため、100nsec 程度である。一般にEPRO

Mのプログラム装置のプログラムペリファイ時 の 出力データの判定はアドレスを入力してから後、 1 μ sec 程度と非常に長く設定されているため、 1 0 0 n sec 程度の読み出し速度であれば十分 で ある。

また第8図のプログラムベリファイセンス回路
の登動増幅回路33は、プログラムベリファイ 時に第1~第3のセンスアンプのカレントミラー 回路のうちの1つを使用して構成することも可能である。例えば、第1のセンスプのPチャ 続きし、からい第1のグミービットは線とし、ブログラム ステングの出かれる ステンプの出かれる ステンプの出かれる ステンプの出かれる ステンプの出かれる ステンプの出かれる ステンプログラス とことが可能を実現でき、チップ面積を かいすることが可能となる。

第8図において、データ転送回路32と出力パッファ回路38との間には、ラッチ回路37か接

続されている。このラッチ回路37はイコライズ 及びプリチャージが行なわれている間、出力バッファ回路38からメモリセルのデータに対応しな いデータが出力され、このデータ出力により電源 電圧が変動することを防止するために設けられて いる。

第9図はデータ続み出し時の各信号のタイミングを示してあり、以下にラッチ回路使用時の続み出し動作を説明する。第9図でアドレス信号が変化すると(時点(11)、このアドレス信号の変化は図示されていないアドレス変化検出回路

(ATD回路)により校出され、このATD回路 より所定の時間 *1 * レベルのATDパルスが出 力される(時点 t 1 2) 。このATDパルスが出 力されるとラッチ回路 3 7をコントロールするラ ッチパルスが *1 * レベルに変化する(時点 t 13)。さらにこのラッチパルスの変化を受けて 上述したイコライズ及びブリチャージ制御用のイ コライズ信号 øも *1 * レベルに変化する(時点 t 1 4) 。 第 9 図に示すように、ラッチパルスは、 イコライズ信号 φ の立ち上がりよりも先に " 1 デレベルへ変化する。

このため、イコライズ及びプリチャージ動作が 閉始される前に出力信号Dは時点 t 1 3 におい で ラッチ回路 3 7 でラッチされ、イコライズ信号 ゆ の変化により第 3 のセンスアンプ 3 の出力信号 Dが 1 レベルから 0 レベルに変化して も (t 15)、出力バッファ回路 3 8 からはラッチ された出力信号 F が出力される。

そしてATDパルスが所定時間経過後に 〇 でレベルになると(時点 t 1 6)、その変化を受けてイコライズ信号 φ も "〇"レベルとなり(時点 t 1 7)、選択されたメモリセルのデータが 流み出される。イコライズ信号 φ が "〇"レベルになり(時点 t 1 8)、第3のセンス アンプ3からの出力信号 D がラッチ回路を介して 出力パッファ回路 3 8 に転送され外部に出力され でいる間は、出力パッファからラッチされた前の デー

タが出力されるため、電源電圧は安定しており、 高速読み出しが可能となる。

前述したように、メモリセルのゲートに印加される電源電圧Vccは、常に一定のレベルが保持されているわけではない。例えば、出力パッファ回路38からデータが出力される際には、その出力

セルDM11~DMm1は、第10図に示されたように、電子の注入されたメモリセルと電気的に 等価なものを用いている。

この実施例では、必ずしも電子の注入されたメモリセルの関値電圧をより高めておく必要はない。 4~5 V程度であってもよく、この場合には第1 のダミーセルも同様に4~5 Vの関値電圧を持つ に依存する大きな負荷容量を駆動するために 大電流を流す必要がある。このため、前述したように電源配線に存在するインダクタンスによって、 電源電圧 V ccは 5 V である。例えば、正常時に電源電圧 V ccは 5 V である とすると、一時的に 6 ~ 7 V まで上昇することがある。このような場合にも、誤動作を招かないためには、電子を注入されたメモリセルの関値電圧は、 前述したように 7 V以上であることが必要になってくる。

しかし関値電圧を高めるためには、退加書 き込みによりより多くの電子を注入する必要があり、プログラムに長い時間を要することになる。 一つのメモリセルに電子を注入するために時間が 長くかかるとなると、メモリ装置全体のプログラムには多大な時間が必要となり、メモリ容量が大きくなればなる程、長い時間を費やさなければならなくなる。

第5の実施例は、上記の事情を考慮してなされたものである。この実施例における第1の ダミー

ようにすればよい。

ここで、第1のダミーセルの関値電圧を、 電子 の注入されたメモリセルと同程度に高めるには、 幾つかの方法が考えられる。例えば、トランス タのチャネルへ注入する不純物イオンのドー ズ 量を多くしても良い。 あるいは、 メモリセル と同様にア遊ゲートに電子を注入してもよい。 この にび定するのが好ましい。 このためには、 メモリセルとに電子を注入する 原に、 なれたメモリセルと間値電圧よりも低くな ように設定するのが好ましい。 このためには、 メモリセルと第1のダミーセルとに電子を注入する 原に、プログラム電圧を印加する時間を第1のダミーセルの方が短くなるように設定すればよい。

次に、この第5の実施例に関連した第6の実施例について説明する。この実施例では、第1〜第4の実施例と同様に、第1のグミーセルとして電流経路の形成されていないメモリセルを用いている。その代わりに、電源電圧Vccが一定値を超えた場合には、グミー列線DBL1にリーク構流路を設けて、並位VRIを必要なレベルだけ低下させ

て誤動作を防止するリーク手段を窺えている。 第11凶に、そのリーク手段を示す。節点 N100は、第1図に示されたダミー列線 DBL1の節点N100に接続されている。Pチ ャネルエンハンスメント型トランジスタTr4の ゲートに、チップイネーブル信号CEが印加され ており、チップがイネーブル状態になると、Pチ ャネルエンハンスメント型トランジスタTr2に 電源電圧Vccが供給される。このトランジスク Tr2のドレイン電極からは、電源電圧Vccより 所定危圧だけ低い電圧 Vout が出力される。 このリーク回路の動作を、第12図を用いて説明 する。第1.2図の実線は第11図のNチャネルデ プリッション型トランジスタTr1のドレイン電 圧(Vout)と流れる電流(「I)の関係を示し、 破線はPチャネルハンスメント型トランジスタ Tr2の、ドレイン電圧(Vout)と流れる電流 (12) の関係を示している。破線①は電颜電圧

より高い V c2の場合のトランジスタT r 2 に 流 れる電流 l 2 の特性を示している。

電源電圧 V ccが V Clから V C2へ上昇すると、 出力電圧 V out は V outlから V outl2へ変化する。 即ち出力電圧 V out は、電源電圧 V ccの変化にに 応けて変化し、電源電圧 V ccよりも所望の電圧 だけ低くなる。例えば第12図において、正規ので V clが5 V のとき出力電圧 V outlは約1 V であると、電源電圧 V c2が6 V のとき、 V cc が第3のダミー セルに利力電圧 V out 2 が第3のグミー セルに スタ D 1 のゲートに 印加される。 これに タ に はスタ D 1 のゲートに 印加される。 これに タ に はスタ D 1 の ドレインは、 データ いし し い に リード 信号 R に よって 専通する N チャネ レ て、 節点 N 1 0 0 に 接続される。

ここで、トランジスタD1のゲートに印加される出力電圧Voutは、トランジスタTr1及び Tr2の導通抵抗の比率を変えることによって、

任意に設定することができる。またトランジスタ Trlに流れる電流 llは、関値電圧の絶対値が 低い程、小さい出力電圧 Vout で飽和領域に到達 する。従って、電源電圧 Vccの広い範囲に渡って 所望の出力電圧 Vout を設定するには、トランジ スタTrlの関値電圧の絶対値をより低く設定するのが望ましい。

V ccが V clの場合のトランジスタT r 2 に流れる 電流 l 2 の特性で、破線②は電源電圧 V ccが V cl

このような構成を確えたリーク手段は、電源電圧 V ccが上昇して所定値(例えば 6 V)に達すると、この電圧より降下された出力電圧 V out (例えば 2 V)がトランジスク D 1 のゲートに印加されてこのトランジスク D 1 が導通し、 節点 N 1 O O においてリーク電流路が形成される。これにより、電源電圧が所定の電圧(5 V)以上になると第 1 のダミービット線 D B L 1 の電位 V RI は低下する。

ここでトランジスタD1は、電子を注入された メモリセルよりも、結果的に低い電源電圧Vccで 砂速するように関値電圧が投定されていれば、電 源電圧が上昇した場合でも誤動作を防ぐことが可 能である。

第1図で示した実施例の回路のチップ上の 回路 配置の実施例を第13図に示す。通常EPR 〇 M では、 1 つののアドレスに対して複数のデー 夕 を 記憶する。第13図の実施例では、10の行アド レス信号と5つの列アドレス信号によって4 つ の メモリセルが選択される。同時に4ピットの デー タが出力されるメモリチップの構成が示されてい る。メモリセルアレイは、各ピットに対応してメ モリセルアレイ 0 からメモリセルアレイ 3 ま で 4 分割され、列デコーダにより選択された各ピット に対応した4本のピット線には、それぞれ行デコ ーダにより選択されたメモリセルのデータに 対応 した苞位VINが出力される。また、メモリセルア レイロと1、及びメモリセルアレイ2と3の間に は、それぞれ第1のダミーピット線と第2のダミ ーピット線が配置され、各々のダミーピット線に 接続されている第1のグミーセルと第2のダミー セルの記憶状態に対応した電位(VRiとVR2)が 各々のダミーピット線DBL1、DBL2に現わ

れる。本実施例では、2本の第1のダミーピット 娘のうち、メモリセルアレイ0と1の間に配置さ れた第1のダミーピット線の電位(VRI)は、ピ ット0のメモリセルデータを検知するセンス回路 S/AOと、ピット1のメモリセルデータを検知 するセンス回路S/Alで、各々選択されたピッ ト級の電位(VIN)と比較される。またメモリセ ルアレイ2と3の間に配置された第1のダミーヒ ット線の電位 (VBI) は、ピット2のメモリセル データを検知するセンス回路S/A2とピット3 のメモリセルデータを検知するセンス回路S/A 3で各々選択されたピット線の電位(VIN)と比 皎される。同様に、2本の第2のダミーピット線 のうち、メモリセルアレイOと、メモリセルアレ イ1の間に配置された第2のダミーピット線の電 位(V82)は、センス回路S/AOとセンス回路 S/A1で、またメモリセルアレイ2とメモリセ ルアレイ3の間に配置された第2のダミーピット 線の電位 (VR2) はセンス回路2とセンス回路3 でそれぞれ選択されたピット線の電位と比較され

る。この比較結果に基づき、それぞれのセン ス 回 路からメモリセルの記憶状態に対応したデー 夕が 4ピット分出力され、このデータがそれぞれ 出力 バッファロ、1、2、3を介して外部にピッ トロ. 1. 2, 3の信号として出力される。S / A O ~ 3の領域では、それぞれ第1の実施例におけるピ ット線の電位を所定の低いレベルに設定す る パイ アストランジスタQ21及びプリチャージ ト ラ ン ジスタQ11、ピット収負荷トランジスタ Q100、第1のセンスアンプ、第2のセ ン ス ア ンプ、第3のセンスアンプの回路が形成され てい る。また、2個のリファレンス回路ROの 飼 域で はそれぞれ第1のダミーピット線の電位を所 定の 低いレベルに設定するバイアストランジス 夕 Q 2 2、プリチャージトランジスタQ 1 3 、 第 1 のダミーピット線負荷トランジスタQ10 1 が 形 成される。さらに2個のR1の領域では、それぞ れ第2のダミーピット線の電位を所定の低い レベ ルに設定するパイアストランジスタQ23、 プリ チャージトランジスタQ15、第2のグミー ピッ

ト線負荷トランジスタQ102が形成されている。 メモリセルのデータは、気3のセンスアンプで第 1のセンスアンプと第2のセンスアンプの出力信 号の電位差を比較することにより、読み出される ため、第1または第2のセンスアンプの一方の動 作が遅いと誤動作が生じる。このため、第1のセ ンスアンプと第2のセンスアンプのセンス速度は、 等しくなるように設定されるのが好ましい。この 点を考慮し、第2図に示されるセンスアンプ回路 では、第1のセンスアンプ1と第2のセンスアン プ2の対応するトランジスタのトランジスタサイ ズW/Lは等しくなるよう設計される。 しかしな がら第2図の実施例回路でピット線に付加される ゲート容量は、トランジスタS1とS4のゲート 容量の和になり第1または第2のダミーピット線 に付加されるゲート容量の2倍となる。このため ピット線電位VINの変化速度は、ダミーピット線 の電位VR2の変化速度より遅くなる。ピット線が 放電される時、VINの電位の変化がVR2の電位の 変化により違くなるため、VINの電位がVR2の電

位より高くなる。このため第2のセンスアン プ出 力信号Bがすはやく"1"レベルへ変化し誤動作 を生じる。 第13図の実施例ではこの問題を 考慮 し、上述のように第1のダミーピット線の 電 位 VRIを、領域S/AOとS/Alに形成される2 個の第1のセンスアンプの電圧比較トランジスタ のゲートに印加しており、ビット線に付加される ゲート容量と第1のダミーピット線に付加される ゲート容量が等しくなるように設定している。 同 様に第2のダミーピット線の電位VR2を、領域S /AOとS/A1に形成される2個の第2の セン スアンプの電圧比較トランジスタのゲート に 印加 することにより、ピット線に付加されるゲー ト容 量と第2のダミーピット線に付加されるゲー ト容 量が等しくなるよう設定している。この結果、 ピ ット線とダミービット線に付加される容量が 等し くなり、麒動作を防止することができる。 第13 図の実施例は他にもさまざまな応用が可能である。

前述したように"1"のメモリセルデータを高速に統出すためには、ビット線の電位VINは第2

のグミーピット線の電位VR2より先に低いレベル へと変化することが好ましい。このため行線が切 り換り *1* のメモリセルが選択される場合選択 されたメモリセルのゲート電位は選択された第2 のダミーセルのゲート電位より高い程高速読み出 しが可能となる。一般に行線はポリシリコンが材 料として用いられており、行線の線幅は1μm以 下と欲細化されているため、メモリセルアレイ中 の行デコーダに近いメモリセルと違いメモリセル では行線の電位の変化に10nsec程度の差が生じ る。このため第2のグミーセルを行デコーダから もっとも違い位置に配置し行線が切り換わる際選 択されたメモリセルのゲート電位より第2のダミ ーピット線電位が低くなるように設定することに より、髙連読み出しを実現できる。例えば、メモ リセルアレイ0とメモリセルアレイ1の間に、配 置される第2のダミーピット線をメモリセルアレ イ1と2の間に配置し、この第2のグミーピット 線が入力される領域R1とセンス回路の領域S/ A1とを交換することにより実現できる。同様に、 メモリセルアレイ2とメモリセルアレイ3との 間 に配置されている第2のグミーピット線をメモ リセルアレイ3の右側に配置し、この第2のグミ 一ピット線が入力される領域 R 1 と S / A 3 を交換することにより、ピット2とピット3について も 同様の効果が得られる。

上述した第1~第6の実施例のように、本発明の半導体メモリ装置として種々な応用例が可能である。

第14図は本発明の第7の実施例を示すもの で ある。

この実施例においては、第1図の実施例と比べて、プリチャージ用トランジスタQ11,Q13,Q15が省略されている。これは発明者らが第14図に示した半導体メモリを試作し、評価したところ、イコライズ用トランジスタQ12,Q14,Q16,Q17がVIN,VR1,VR2を同じ電位に設定するので、メモリセルに記憶されたデータに対応して第1のセンスアンプ1及び第2のセンスアンプ2の出力信号A,Bも変化し、

正しいデータが検出されるため、プリチャージ用 トランジスタQ11、Q13、Q15は必ずしも 必要ないことが判明したことに基づく。

したがって、この実施例の構成では、素子数が 減少し、面積効率の良い半導体メモリが提供され ることになる。

さらに発明者らは第1図に示した半導体メモリ を試作し、評価したところ、メモリセル毎に動作 する最小の電源電圧が異なっていることが分かっ た。前述したように各セルが同じ構造および状態 となっているはずの集設回路であっても、流れる 電流がメモリセル毎に僅かずつ異なっており、オ ンしたダミーセルよりも少ない電液が流れるメモ リセルにおいて、動作する最小電源電圧が高くなっていることが判明した。

一般に、半導体集積回路は、低い電源電圧でも 動作することが望ましいが、電源電圧 V ccを下げ ていくと信号 A と信号 B の電位差が小さくなって いくとともに、信号 A 、 B と電源電圧 V ccとの差 も小さくなる。後者の差がトランジスタS5。 S 6 の関電圧よりも小さくなれば、トランジスタ S 5 、S 6 はオフし、動作しなくなる。この場合、電源電圧が低下していくのに伴って信号Bと電源 電圧 V ccとの電位をが小さくなっていく速さは V INより V R2の電位が低いものほど速いことが分かった。すなわち、オンしたダミーセルよりも V R2の電流が小さいものは、V INよりも V R2の電流が小さいものは、V INよりも V R2の電流が小さいなる割合く、が速く、動作する電源電圧の最低値が他のメモリ セルに比べて高いことが分かった。このようには小の電位は V R2よりも低い方が前述したように読み出し速は V R2よりも低い電源電圧で動作可能となる。逆に V INの電位が V R2より高いでは 電流で I V INの電位が V R2より間距が生ずることに な

第15凶に示す本発明の第8の実施例は、上記の事情に基づいてなされたもので、メモリ電流が小さくてもより低い電源電圧まで動作する半導体メモリを提供することを目的とする。

この実施例においてはメモリセルを構成するトランジスタのチャネル長し1よりも、ダミーセルを構成するトランジスタのチャネル長し2を長く 设定している。このようにすることで、メモリセル毎の電流値のばらつきに対して常にダミーセルの電流値の方が小さくなるようにできるので、
VINよりもVR2の電位が高くなるように設定でき、このため、従来よりも信号BとVccとの電位差の小さくなる割合を少なくしている。したがって、より低い電源電圧まで動作させることが可能となる。

このような実施例においては、メモリセル電流の各メモリセル毎におけるばらつきのもっとも少ないメモリセル電流を持つものよりもダミーセルの電流が少なければ良いので、メモリセルのチャネル長に比べてダミーセルのチャネル長よりも10%長い程度で良い。すなわち、メモリセルのチャネル長が1μmであるならばダミーセルのチャネル長は1.1μm程度で良い。こ

の場合、メモリセルとダミーセルのチャネル 段 に 逆があるすぎるとVINとVR2の電源ノイズに 対す る応答性が違い、誤動作の原因となるので、 あま り発をつけすぎるのは好ましくない。

この実施例によれば、電圧マージンの大き い 半 連体メモリを提供することができる。

第16図は本発明の第9の実施例を示すもので、第1図に示したトランジスクQ24、Q25 で作った関定パイアス方式に代えて、インパータ I 1.12、I3による周知のフィードバックパイ アス回路を用いたものである。

この回路を試作し、評価した結果、第16 図に示すフィードバックバイアス回路を用いたものの方が、第1図に示す固定バイアス回路を用いたものよりもピット線あるいはダミーピット線の ブリチャージに要する時間が短くて済んだ。この ため、アドレスが入力されてから、データが出力されるまでの時間は第16図に示したフィードバッ クバイアス方式の方が固定バイアス方式よりも短 く することができ、より高速動作が可能であることが

分かった。

発明者らは、さらに高速動作をさせるため、第 16図に示した回路においてイコライズおよびブ リチャージの時間を最適化し、その上、出力バッ ファ回路の出力段のトランジスタサイズをより大 きく設定し、外部端子の充放電時間をより短くし た。このことにより、より高速動作をする半導体 メモリが得られた。しかし、出力段トランジスタ の電流駆動能力を大きくとったため、パッケージ あるいは電飯配線のインダクタンス成分により、 データ出力時において、電源電圧がより大きく変 動し、この電源ノイズにより *0* データを記憶 したメモリセルが選択された場合に斟動作が生じ るという新たな問題が生じた。この場合、発明者 らの解析によれば、電板ノイズにより誤動作する のはブリチャージバルス幅の短いものであること が分かった。その理由は次のように考えられる。

一般に、ピット線のプリチャージに要する時間 は、ピット線が放電状態である時にプリチャージ する場合が最も長くかかる。これに対して、ダミ

- ビット線DBL1はすでに充電状態にある ため、 プリチャージに要する時間は短くて済む。プ リチ ャージが終了して"0"データが出力されるとき、 電源電圧が変動すると、インバータ 11. [2, 13の出力も電磁変動の影響を受けて変動する。 この時、電源電圧Vccが低下しインパータ 1 2の 出力が"0"方向に変動するためトランジス 夕 Q21、及びトランジスタQ22の導通抵抗 が大 きくなる。ピット線BLはプリチャージに要 する 時間が長いため、トランジスタQ21の抵抗 が大 きくなるために完全にプリチャージ状態とは なっ ていないが、ダミーピット線はブリチャージの時間 が短くても充分プリチャージされる。このこ とに より、VINとVRIとの間に電位差が生ずる。 すな わち、イコライズ終了後、VINの電位がVR1より 低くなり、第1のセンスアンブが間違ったデ ー タ を出力し、これにより誤動作していた。

以下に示す実施例はこのような事情から程、평ノ イズにより誤動作しない高速動作可能な半導 体 メ モリを提供するものである。 第17図は第16図の実施例において用いたインパータ11~13を示す回路記号で、第18図はその回路構成を示している。このインパータを構成するトランジスタN1の関電圧あるいはPチャネルトランジスタN2とNチャネルトランジスタN1の寸法の比を変えることでピット線の配位を最適化することができる。例えば、N1の関電圧は0V程度が望ましい。

第19図は第16図の実施例において用いたインパータを改良することにより、上述した調動作の対策を行なったもので前述した第18図のインパータの電額とN2との間に定電流級C1を挿入したものである。このような構成では出力パッファからデータが出力される時、電級電圧Vccが変動しても、定電流級C1が存在するため電流は、インパータの出力OUTが変動せず、上述したような誤動作は生じない。

第20図は定電流额としてデブレッション型トランジスタN3を用いたもので、ソースとゲートとを接続することにより定電流特性を得ている。

チャネルトランジスタN9、N10、N11を電源Vccと接地間に接続しており、nチャンネルトランジスタN12およびしきい値がほぼUVのnチャンネルトランジシスタN13を飽和領域で動作させることにより、定電流特性を実現している。このため電源電圧Vccが変動しても流れる電流は変動せず、インバークの出力-O-UTも変動しない。したがって、上述した誤動作も生じない。

このように、これらの実施例では電源電圧の変動があってもフィードバックパイアス回路のインパータ I 1~ I 3の出力が変動しないので、プリチャージ時間を短くすることができ、これにより動作が速く、誤動作のない半導体メモリを提供することができる。

第25図はフィードバックバイアス回路のさら に他の実施例を示す回路図である。

本実施例のフィードパックパイアス回路は入力 がピット線BLに接続され出力がトランジスタQ 21のゲート電極に接続された第一のインパータ 回路と、入力がピット線BLに接続され、出力が 第21図は第20図に示されたトランジスタ N3のゲートを接地したもので、トランジスク N3が飽和領域で動作するため、定電流特性が 得 られる。

第22図はPチャネルトランジスタN4を定 本 流待性で用いたものである。この実施例ではそ れ ぞれドレインとゲートを接続したPチャネルト ラ ンジスタN5, N6, デブレッショントランジ ス タN7を直列に接続したものを電源Vccと接地 間 に接続し、トランジスタN4のゲートをトラン ジ スタN6とN7の接続点に接続している。この 場 合、トランジスタN4のゲート電圧はVcc-

| Vihn5|-| Vihn6|となり電視電圧の変動 と ともに、トランジスタN4のゲート電圧も同様に 変化するため、定電流特性を得ている。

V thn5及び V thn6はそれぞれトランジスク N 5 及び N 6 のシキイ電圧である。

第23図、第24図はゲートとソースが接続 されたNチャネルデブレッション型トランジスタ N8と、ゲートとドレインが接続された3つの N

初期充電用トランジスタQ60のゲート電極に 接 続された第二のインパータ回路より構成される。 第一のインバータ回路はPチャネルトランジス 夕 Q64、Q71としきい値電圧がほぼOVのNch トランジスタQ73より構成される。また第二の インバータ回路はPチャネルトランジスタQ6 3. Q70としきい値がほぼ0VのNチャネルトラ ン ジスタロ72の直列接統回路より構成される。 N チャネルトランジスタQ61、Q62はそれぞれ 第二、第一のインバータの出力とGroundとの間に 接続される。PチャネルトランジスタQ63. Q64とNチャネルトランジスタQ61, Q62 はチップが待機状態の時、チップの消費電力を削 減する目的で使用される。初期充電用トランジス タQ60はピット線の高速充電のため使用される もので、ピット線の充電が開始されてNチャネル

トランジスタQ21がしゃ断するより先に、初期

充電用トランジスタQ60がしゃ断するように、 第二のインパータの出力電位は第一のインパー タ

の出力電位より低くなるよう設定される。このよ

うに、フィードバックタイプバイアス回路で初期 充電用トランジスタを使用することにより、 0 V から所定電位までのピット線の充電時間をさらに 短縮化することが可能となった。

第26図は本発明の第10の実施例を示すもので、第25図に示したピット線パイアス回路の半導体記憶装置内でのセンスアンプ等と接続構成を示す。第1のダミーピット線DBL1及び第2のダミーピット線DBL2のパイアス回路を使用することにより、メモリセルの「0」データ読出し時のピット線電位と第1のダミーピット線の電位、及びメモリセルの「1」データ読出しが等しくなり、統出し速度を高速にすることができる。

第27図は第26図のピット線パイアス回路の他の実施例を示すもので、第25図の第1のインパータを構成している P チャネルトランジスタ Q 7 1 をゲート電極がソース電極に接続されたデブレッション型 N チャネルトランジスタ Q 7 5 に、

第30図にピット線が切替わり、新しく選択されたピット線が充電される際のピット線電位変化(BL)と、第25図及び第26図に示されたフィードパックパイアス回路の第1のインパー 夕の出力の電位変化を実線で示す。第30図において

ことが可能である。

時間 t 0 で新しく選択されたビット線 B L の充電が開始されると、このビット線 B L の低い電位に対応して第1のインバータの出力電位は上昇する。時間 t l でビット線はデータ 1 が記憶されたメモリセルが選択された時のビット線電位まで充電されるが、インバータの入力に対するインパーク出力の応答速度の遅れにより、このとき第1のインバータの出力電位は 1 のメモリセル(

"1"セル)が選択された時の例えば第30図の時刻t3の時の所定の安定した電位より高い電位である。このためピット線は第30図に示した時刻t3の時の"1"セルが選ばれた時の所定の安定電位以上に充電され、第1のインパータの出力電位は低下しピット線は充電されない。選択されたメモリセルにより、ピット線は徐々に放電ではたメモリセルにより、ピット線は徐々時間はではなが、ピット線のピット線で位にでする。このようにピット線が所定の安定電位に達する。こらに余分に充電が行われ(過充電)るため、"1"データの統出し速度が遅くなるという問題

がある。このため第29図に示す第10の 実 施 例 ではカラムゲートトランジスタのドレイン 祗 極 と ピット線パイアス回路の入力 (BLD) 間に ゲートがVccに接続されたデブレッション型Nチャネルトランジスタ050を挿入している。

第30図に破線で示した電圧波型が、第29図における、ピット線の電位、ピット線がイアス回路の入力電位と、第1のインバータの出力電位である。ここでピット線バイアス回路の入力電位を BLDで示す。

第29図におけるトランジスタQ50は抵抗と して動作するため、新しく選択されたビット 線 BLを充電するとき、このトランジスタQ 5 〇の のドレイン (BLD) とソースとの間には電位差 が生じる。

すなわち、ピット線が切り替わり、新しく 選択されたピット線が充電されるとき、ピット 線 の 電位 (トランジスタQ50のソース側) より、 ピット線パイアス回路の入力端の電位は高くなる。

このためビット線バイアス回路の入力端 が デー

タ・1 のメモリセル選択時の安定したビット線 電位以上まで余分に充電されても、ビット線BL は、データ 1 のメモリセル選択時の安定した ビット線電位まで充電されない。

さらにピット線バイアス回路の入力端が、余分に充電されたあとで、ピット線バイアス回路に入力端は充電されなくなる。このとき、ピット線バイアス回路の入力端の電位は、ピット線BLより高の入力端の余分に充電され、ピット線バイアス回路の入力端とピット線BLがさらに充電され、ピット線バイアス回路の入力端とピット線BLの電位は、デーク・1・のメモリセルが選択された場合の安定した電位となる。

デブレッション型トランジスタQ50を挿入することにより、ピット線バイアス回路の入力端の電位を、デブレッション型トランジスタQ50が押入されていない場合のピット線バイアス回路の入力端の電位より速く上昇させることができるため、ピット線とバイアス回路の第1のインバータ

型トランジスクをダミービット線DBL1, DBL2とピット線バイアス回路12, 13間に それぞれ挿入することにより、メモリセルの 0° デーク統出し時のピット線と第1のダミーピット 線の電位及びメモリセルの 1° データ統出し時 のピット線と第2のダミーピット線の電位を等価 にして続出し動作を安定化させている。

第31図は第29図に示す実施例においてデブレッション型トランジスタQ50のゲート入力を 費込みコントロール信号 Hとしたものである。通 常EPROMではメモリセルへ *0 * データを 込む場合、書込み回路によりピット線に9 v 程度 の高電圧が印加される。

本実施例回路では客込み時にOVとなる信号H をデブレッション型トランジスタQ50のゲート 低低に供給することにより、バイアス回路に高電 圧が印加されるのを防止している。またメモリセ ルのデータ統出し時にこの信号Hは電源Vccの電 位となるため、第2図実施例で説明したピット線 過充項によるデータ統出し速度が遅くなる問題も の出力屯位はデブレッション型トランジスク Q50が挿入されることにより従来より速く低 下 する。

例えば第30図に示すように、第1のインパータの出力電位が低下し、トランジスクQ21を介してのピット線の充電がなくなるまでの時間は、デブレッション型トランジスタQ50を挿入することにより(2 - (2)だけ高速になる。ピット線パイアス回路の第1のインパークの応答速度の遅れによるピット線の過充電を防止し、ピット線BLの電位が、データ "1"のメモリセル選択時の安定したピット線単位になるまでの時間を短縮化できる。

このようにピット線パイアス回路の入力場とピット線BL間にゲートをVccに接続したデブレッション型トランジスタを挿入し、ピット線BLと、ピット線パイアス回路の入力端との間に電位差を生じさせることにより、ピット線BLの過充能が防止され、高速統出しが可能となる。

第29図の実施例では、さらにデブレッション

解決している。

第32図は第29図に示す実施例の変形例であって第29図に示した回路の容量C1, C2をグミービット級DBL1a, DBL2aで構成したものである。この実施例ではこれらの追加ダミービット級に接続されるダミーセルDM11a, DM21a, DM22a, …の個数を調整することにより、メモリセル側のカラムゲートCG1, CG2, ……に存在する寄生容量を補償し、ビット級とダミービット線の負荷容量を等しく設定している。

第33図は本発明の第11の実施例を示す回路 図であり、本発明のメモリ袋置におけるイコライズ方式を説明するものである。この実施例では ビット線BLとダミービット線DBL2との間の イコライズを行うトランジスタQ200, Q201 が追加されている。

第33図に示した半導体メモリにおいて、例えばピット線BLと第1のダミーピット線DBL 1と第2のダミーピット線DBL2が共にイコライ

ズされた場合について考える。この場合にトランジスタQ12、Q14、Q201及びQ16、Q17、Q200にて接続される経路を簡略図で示すと、第34図(A)のようになる。

第34図(A) - 第34図(D) を用いて *0* データが読出される場合と *1* データが読出される場合と *1* データが読出される場合について、各ピット線の電位変化について以下に説明する。

まず、選択されたメモリセルが、 "0° データを記憶している場合を考える。この場合、このメモリセルおよび第1のダミーセルはオフしており、第2のダミーセルがオンしているため、ピット線BL、第1、第2のダミーピット線DBL1, DBL2のうち、オン状態のメモリセルが、接続されているのは、第2のダミーピット線だけである。このためピット線及び第1のダミーピット線かがある。第2のダミーピット線へ流れる電流経路が形成される。

イコライズが完了した後、ピット線BL、第1のダミーピット線DBL1、第2のダミーピット

第1のグミービット級DBL1の電位よりビット 線BLの電位の方が低いとデータの検知は遅くな る。 "1" データを検知する場合に第2のグミー ピット級DBL2の電位よりピット級BLの電位 の方が高いとデータの検知は遅くなる。

前述したように、第34図(A)において、メモリセルと第1のダミーセルとは、ともにオフ状態であるため、寛気的に第34図(A)のA-A/線で対称関係にある。

このため、ピット線BLから第2のダミーピット線DBL2へ流れる電流値と、第1のダミーピット線DBL1から第2のダミーピット線DBL2へ流れる電流値とは等しく、IIの値を持つ。

また、ピット線BL及び第1のダミーピット線DBL1から流れ出す電流は等しい値を持つので、 *0 * データのメモリセルが選択された時のピット線BLの電位と第1のダミーピット線DBL1の電位とは等しい。すなわち、 *0 * データを検知する場合に、イコライズ完了時、第1のダミーピット線DBL1の電位よりピット線の路位の方

線 D B L 2 の電位は、それぞれメモリセル、第 1 、第 2 のダミーセルに記憶されたデータに対応 し で 変化する。第 1 、第 2 及び第 3 のセンスアン プ は ピット線 B L 、第 1 、第 2 のダミービット線 D B L 1、 D B L 2 上の電位の変化を検知し で 、 メモリセルに記憶されたデータを検知する。

より速くメモリセルに記憶されたデータを検知するためには、第1、第2及び第3のセンスアンプの詳細な回路構成から理解されるように、メモリセルに記憶されている。0。データ(メモ リセルがオフ)を検知する場合は、イコライズが完了された時、第1のダミービット線DBL1の電位の方が高いことが望ましい。逆に、メモリセルに記憶されている。1。データ(メモリセルがオン)を検知する場合は、イコライズが完了した時第2のダミービット線DBL2の電位より、ピット線BLの電位の方が低いことが望ましい。

これに対し、メモリセルに記憶されている *O* データを検知する場合に、イコライズ完了時 に、

が低くなることがないので、データの検知は遅くならない。

次に、選択されたメモリセルが『1°デー 夕を 記憶している場合について考える。

以上のように、第33図の構成で第34図 (A) のようなイコライズ方法を採用することにより、 メモリセルに記憶されているデークが"O" であ っても *1 * であってもデータ検知速度は遅くならない。

また、他のイコライズ方法を第34図(B)~ (D)の簡略図を用いて説明する。

まず、第34図(B) のようにピット線BLと 第2のダミーピット線DBL2との間にトランジ スタQ200, Q201を接続しなかった場合を 考える。

選択されたメモリセルが * 0 * データを記憶している場合、このメモリセルはオフしているので、オンされている第2のダミーセルのみを通して、電流が流れる。このため、電流経路は①となり、ピット線BL→第1のダミーピット線DBL1の電位は第1のダミーピット線DBL1の電位より高くなる。前述したように、 * 0 * データを読む場合にはピット線DBL1の電位が第1のダミーピット線DBL1の電位が第1のダミーピット線DBL1の電位よりも高い方がリードマージンが上がる。

選択されたメモリセルが"1"データを記憶し

線BLの電位は第2のダミーピット線よりも低くなる。前述したように、"1"データを読む場合には、ピット線BLの電位が第2のダミーピット線よりも低い方がリードマージンが上がる。

以上の様に、第34図(C)のようなイコライズ方法を採用することにより、メモリセルに記憶されているデータが"O"であっても、"I°であっても、データ検知速度は遅くならない。

第34図(D)は、第1のダミービット線 DBL1と第2のダミーピット線DBL2との間 にトランジスタQ17、Q14を接続しない場合 である。

第34図(D)においては、選択されたメモリセルが、"O"データを記憶していても、"1"データを記憶していても電流経路は③となり、選択されたメモリセルが"O"データを記憶している時は、ピット線BLは、第1のダミーピット線リセルが"1"データを記憶している時は、ピット線BLは、第2のダミーピット線よりも高くな

ている場合は、第34図(A)の場合と同様に B-B 線で電気的に対称となり、第34図(A)で説明したのと同じ効果が得られる。

以上の様に、第34図(B)のようなイコラ イ ズ方法を採用することにより、メモリセルに記 **1**度 されているデータが **O**であっても、 **1** で あっても、データ検知速度は遅くならない。

次に、第34図(C)のようにピット線BL と 第1のグミーピット線との間にトランジスタ Q16、Q12を接続しなかった場合について 考 える。

選択されたメモリセルが ° 0 ° データを記憶 している場合は、第34図(A)に示したように AーA′ 級をはさんで電気的に対称になるため、 第34図(A)と同様の効果が得られる。

選択されたメモリセルが"1"データを記憶 している場合は、このメモリセルはオンしており、電流経路は②となって第1のダミービット線 DBL1−第2のダミービット線DBL2→ピット線BLの順に電流は流れる。この結果、ピット

a .

前述した理由により、第34図(D)の場合は、 メモリセルに記憶されているデータが"O"ある いは"1"のどちらでも読出し動作はマージンの ない方向に働く。

現実の読出動作においてはイコライズ時間を十分にとっているため、各ピット線の電位差が非常に小さい。このため、上記のように第34図 (A)~(D)のイコライズ方法の違いによる差は現れない。

しかし、さらに高速動作を求める場合には、 イコライズ時間を短くする必要があり、この場合 には、上記の様にイコライズ方法の違いによる 差 が現われるためイコライズ方法は第34図(A) ~(C)のいずれかの方式にしておくことが望ま しい

また、トランジスタQ12, Q14, Q2 Q1 の組と、トランジスタQ16, Q17, Q2 Q Q Q の和の両方が、第34図(A)~(C)の接続をとる必要はなく、上記和のいずれか一方のみに適

用するだけでもよく、第34図(A)~(C)を 上記和毎に異るように和み合わせて使用してよい。 次に、第35図のように、2ビットに対し、第 1のダミービット線DBL1と、第2のダミービット線DBL2を1本ずつ配置した場合のイコライズ方法を考える。

第36図は、本発明の第11の実施例を示す回路図であって、第35図の2ビット分についての詳細な回路図である。

この実施例では各線間を接続するトランジスタ Q16、Q17、Q200、Q16′、Q17′、 Q200′及びQ12、Q14、Q201、 Q12′、Q14′、Q201′が設けられ、これらを通宜動作させることにより各線間をイコライズすることが可能である。

第36図に示した半導体メモリにおいて、例えば、第1のビット線1BLと第2のビット線2BLと第1のダミービット線DBL1と第2のダミービット線DBL1と第2のダミービット線DBL2とが、イコライズされた場合について考える。このとき接続される経路を

簡略図で示すと、第37図(1)のようになる。 第37図(1)の場合について、以下に説明する。

まず、第1のビット線1BLに接続されている 選択されたメモリセルと、第2のビット線2BL に接続されている選択されたメモリセルとが、 共 に 0 データを配憶している場合について、 考 える。

これらのメモリセルは、オフしているため、 第 1のピット線1BL、第2のピット線2BL、 第 1のダミーピット線DBL1、第2のダミー ピット線DBL2の内、オン状態のメモリセルが接続されているのは、第2のダミーピット線だけである。このため、第1のピット線1BL及び第2のピット線2BL及び第1のダミーピット線DBL 1から、第2のダミーピット線へ流れる電流 経路が形成される。第1のピット線1BLと第2のダミーピット線DBLと第2のビット線2BLと第2のビット線DBL2の関係と、第1のグミーピット線DBL2の対ミーピット線DBL2のグミーピット線DBL2のグミーピット線DBL2の対ミーピット線DBL2の対ミーピット線DBL2の対ミーピット線DBL2のグミーピット線DBL2のグミーピット線DBL2のグミーピ

ット線DBL2の関係は、おのおの電気的に等しい状態になっている。

この状態をわかりやすくするために第37図 (1)を変形すると、第37図(1-0)のよう になる。第1のピット線1BLから第2のダミー ピット線DBL2に流れる電流と、第2のピット 線2BLから第2のダミーピット線DBL2に流 れる電流と、第1のダミーピット線DBL1から 第2のダミーピット線に流れる電流とはそれぞれ 等しい。したがって、第1のピット級1BL、第 2のピット級2BL及び、第1のダミーピット線 DBL1から流れ出す電流は等しい値を持つので、 第1のピット線1BLの電位と第2のピット線2 BLの電位と、第1のダミーピット線DBL1の 電位とは、等しい。すなわち、第1のピット線1 BLと第2のピット線2BLに接続されている選 択されたメモリセルとが、共に 'O' データを記 憶する場合に、第1のダミーピット線DBL1の 電位より、第1のピット線1BLの電位と第2の ピット級2BLの電位の方が、低くなることがな

いので、データの検知は遅くならない。

また、第37図(1-0)より明らかなように第1のピット線1BLと第2のピット線2BLと第1のダミーピット線DBL1の電位は等しいため第37図(1-0)図のA、B、Cの経路に沿って流れる電流はない。経路A、B、Cのどの1つの以上の経路を取り除いても、第1のピット線1BLと、第2のピット線2BLと第1のダミーピット線DBL1の電気的状態は、経路A、B。Cを接続した時と変わらない。すなわち、選択された2つのメモリセルに記憶されたデータが、ともに「0」の場合は、経路A、B.Cがあっても、なくても同じ電気的状態となる。

次に、第1のビット線1BLに接続されている 選択されたメモリセルと、第2のビット線2BL に接続されている選択されたメモリセルとが、 共 に 1 データを記憶している場合について、 考 える。これらのメモリセルは、オンしている ため、 第1のダミービット線DBL1から、第1の ビッ

ト級1BL及び第2のピット級2BL及び第2の ダミーピット線DBL2へ流れる電流経路が形成 される。第1のピット線1BLと第1のダミービ ット級DBL1の関係と、第2のピット線2BL と第1のダミーピット線DBL1の関係と、第2 のダミーピット線DBL2と第1のダミーピット 線DBL1の関係は、おのおの電気的に等しい状 態になっている。この状態をわかりやすくするた めに第37図(1)を変形すると、第37図(1 -1) のようになる。このため、第1のダミービ ット線DBL1から第1のピット線1BLに流れ る電流と、第1のダミービット線DBL1から第 2のピット線1BLに流れる電流と、第1のダミ ーピット線DBL1から第2のダミーピット線 DBL2に流れる電流とは、等しい。第1のピッ ト粮1BLに流れ込む電流と、第2のピット線 2BLに流れ込む電流と、第2のダミーピット線 DBL2に流れ込む電流とは等しい値を持つので、 第1のピット線1BLの電位と第2のピット線2 B.Lの電位と、第1のダミーピット線DBL1の

歌位とは等しい。すなわち、第1のピット線 1 B Lと第2のピット線2BLに接続されている選択 されたメモリセルとが、共に"1"データを記し位 する場合に、第2のダミーピット級DBL2の 電 位よりも、第1のピット級1BLの電位と第2 の ピット線2BLの電位の方が、高くなることが、な いので、データの検知は遅くならない。また、 第37図 (1-1) より明らかなように、第1 の ピット線1BLと第2のピット線2BLと第2の ダミーピット線DBL2の電位は等しいため、 第 37図 (1-1) 図のD、E、Fの経路に沿っ て 流れる電流はない。経路D、E、Fに沿って流れ る電流はないため、経路D、E、Fのどの1つの 以上の経路を取り除いても、第1のピット線 1BLと、第2のピット線2BLと第1のダミ 一 ピット線DBL1の電気的状態は、経路D。 E 。 Fを接続した時と変わらない。すなわち、選択さ れた2つのメモリセルに記憶されたデータが、 と もに"1"の場合は、経路D, E, Fがあって も、 なくても同じ電気的状態となる。

次に、第1のピット線1BLに接続されている 選択されたメモリセルが"1"データを記憶して おり、第2のピット線2BLに接続されている道 択されたメモリセルが"0"データを記憶してい る場合について考える。この場合、オンするメモ リセルが接続されているのは、第1のピット線1 BLと、第2のダミーピット線DBL2である。 このため、第2のビット線2BLから第1のビッ ト娘IBLと第2のダミーピット線へ流れる電流 経路と、第1のダミーピット線DBL1から第1 のピット線1BLと第2のダミーヒット線DBL 2へ流れる電流経路が形成される。第2のピット 線2BLと第1のピット線1BL及び第2のダミ ーピット線DBL2の関係と、第1のダミーピッ ト級DBL1と第1のピット級1BL及び第2の ダミーピット線DBL2の関係とは、おのおの電 気的に等しい状態になっている。この結果、第2 のピット線2BLから第1のピット線1BLと第 2のダミーピット線DBL2に流れる電流と、第 1のダミーピット線DBL1から第1のピット線

1BLと第2のダミーピット線DBL2に流れる 電流とは、等しい。第1のピット移1 B L に流れ 込む電流と、第2のダミーピット線DBL2 に 流 れ込む電流とは等しい値を持つので、第1の ピッ ト級1BLの低位と第2のダミーピット線D B L 2の危位とは等しい。すなわち、接続されている 逸択されたメモリセルが "1" データを配憶 し て いる第1のピット線1BLの単位は、第2の ダ ミ ーピット線DBL2の電位よりも高くなるこ と が ないので、データの検知は遅くならない。また、 第2のピット線2BLから流れ出す電流と、 第 1 のダミーピット線DBL1から流れ出す電流 と は 等しい値を持つので、第2のピット線2BLの電 位と第1のダミーピット線の電位DBL1とは等 しい。すなわち、接続されている選択された メ モ リセルが *0* データを記憶している第2の ピッ ト線2BLの電位は、第1のダミーピット線 DBL1の電位よりも低くなることがないので、 データの検知は遅くならない。

第1のピット線1BLに接続されている選択さ

れたメモリセルが °O° データを記憶しており、 第2のピット級2BLに接続されている選択され たメモリセルが °1° データを記憶している場合 も同様で、共にデータの検知は遅くならない。

以上のように、第37図(1)のようなイコライズ方法を採用することにより、メモリセルに記憶されているデータが"0"であっても、"1"であってもデータの検知は遅くならない。

第37図(2)に示すようにイコライズした場合について、以下に説明する。

まず、第1のピット線1BLに接続されている 選択されたメモリセルと、第2のピット線2BL に接続されている選択されたメモリセルが、共に 「0"データを記憶している場合について考える。 これは第37図(1-0)からCの経路を省略し た形となっており、第1のピット線1BLと、第 2のピット線2BLと第1のダミーピット線 DBL1の電位より、第1のピット線1BLの電 位と第2のピット線2BLの電位の方が、低くな ることがないので、データの検知は遅くならない。
次に、第1のピット線1BLに接続されている
選択されたメモリセルと、第2のピット線2BL
に接続されている選択されたメモリセルとが、 共
に 「1・データを記憶している場合について考え
る。これは第37図(1-1)からFの経路を治
略した形となっており、第1のピット線1BLと、第2のビット線2BLと第2のダミーピット線
DBL2の電位は等しい。第2のダミーピット 線
DBL2の電位より、第1のピット線1BLの電位と第2のグミーピット線
OBL2の電位より、第1のピット線1BLの電

次に、第1のピット線1BLに接続されている 選択されたメモリセルが 1 データを記憶して おり、第2のピット線2BLに接続されている 選択されたメモリセルが 0 データを記憶している場合について考える。この場合、第1のピット 線1BLに第1のダミーピット線DBL1から 電流が流れる。第2のダミーピット線DBL1と第2のピット線

2 B L とから電流が流れる。この結果、接続され ている選択されたメモリセルが"1"データを記 憶している第1のピット線1BLの低位は、第2 のダミーピット線DBL2の電位よりも低くなる。 前述したように、"1"データを読む場合には、 ビット線の電位が第2のダミービット線よりも低 い方が、リードマージンが上がる。また、第2の ピット線2BLから、第2のダミーピット線 ___ DBL2に電流が流れる。第1のピット線1BL から、第2のダミーピット線DBL2と第1のピ ット級1BLとに電流が流れる。この結果、接続 されている選択されたメモリセルが "0" データ を記憶している第2のピット線2BLの電位は、 第1のダミーピット線DBL1の電位よりも高く なる。前述したように、"0"データを読む場合 には、ピット線の電位が第1のダミーピット線よ りも高い方が、リードマージンが上がる。第1の ピット線1BLに接続されている選択されたメモ リセルが *0* データを記憶しており、第2のピ ット線2BLに接続されている選択されたメモリ

セルが 1 データを記憶している場合も同様 で、 共にリードマージンが上がる。

以上のように第37図(2)のようなイコライズ方法を採用することによりメモリセルに記憶されているデータが"0"であっても"1"であってもデータの校知は遅くならない。

第37図(3)の場合について、以下に説明 す る。

第1のピット線1BLに接続されている選択されたメモリセルと、第2のピット線2BLに接続されている選択されたメモリセルとが、共に 〇〇データを記憶している場合を考える。これは第37図(1-0)から、Aの経路を省略した形となっており、第1のピット線1BLと、第2のピット線2BLと第2のグミーピット線DBL 2の電位は等しい。第1のグミーピット線DBL 1の電位より、第1のピット線1BLの電位と第2のピット線2BLの電位の方が低くなることがないので、データの検知は遅くならない。

第1のピット線181に接続されている選択さ

れたメモリセルと、第2のビット線2BLに接続されている退択されたメモリセルとが、共に *1* データを記憶している場合について考える。この場合、第2のビット線2BLと第2のグミービット線DBL2に第1のグミービット線DBL1から電流が流れる。第1のビット線DBL1から直接電流は流れない。この結果、第2のビット線DBL2の電位と、第1のビット線DBL2の電位は、第2のグミード線DBL2の電位は、第2のが上がる。

第1のピット線1BLに接続されている選択されたメモリセルが"1"データを記憶しており、第2のピット線2BLに接続されている選択されたメモリセルが"0"データを記憶している場合について考える。この場合、第1のピット線1BLに、第2のダミーピット線2BLに、第1のダミーピット線2BLに、第1のダミーピット線2BLに、第

第1のビット線1BLに接続されている選択 されたメモリセルが *0* データを記憶しており、第2のビット線2BLに接続されている選択されたメモリセルが *1* データを記憶している場合について考える。この場合、第1のビット線1BLから、第2のビット線2BLと第2のダミ

ーピット線DBL2に電流が流れる。第1のダミ ーピット線DBL1から、第2のピット線2BL と第2のダミーピット線DBL2に電流が流れる。 この結果、接続されている選択されたメモリセル が *0* データを記憶している第1のピット線1 BLの電位は、第1のダミーピット線DBL1の 電位とは等しく、前述の理由で、データの検知は 遅くならない。また、第2のピット線2BLには、 第1のピット級1BLと第1のダミーピット線 DBL1から電流が流れる。第2のダミーピット 線DBL2に、第1のピット線1BLと第1のダ ミーピット線DBL1から電流が流れる。この結 果、接続されている選択されたメモリセルが"1" データを記憶している第2のピット線2BLの電 位は、第2のダミーピット線DBL2の電位とは 等しく、前述の理由でデータの検知は遅くならな

第37図(4)の場合について、以下に説明する。

第1のピット線1BLに接続されている選択さ

れたメモリセルと、第2のビット線2BLに接続されている選択されたメモリセルとが、共に の データを記憶している場合について考える。こ の 場合、第2のビット線2BLと第1のダミービット線DBL 2に電流が流れるが、第1のビット線1BLは直接 第2のダミービット線DBL2には電流が流れない。このため、第2のピット線2BLの電位は、 第1のグミービット線DBL1の電位と等しく、 第1のビット線1BLの電位は、第2のダミー ピット線DBL2の電位よりも高くなる。したが って前述した理由でリードマージンが上がる。

第1のピット線1BLに接続されている選択されたメモリセルと、第2のピット線2BLに接続されている選択されたメモリセルとが、共に「1・データを記憶する場合を考える。これは第37 図(1-1)からDの経路を省略した形となっており、第1のピット線1BLと、第2のピット線2BLと第2のダミーピット線DBL2の電位は 等しい。第2のグミーピット線DBL2の電位より

も第1のピット線1BLの電位と第2のピット線 2BLの希位の方が高くなることがないので、データの検知は遅くならない。

第1のピット線1BLに接続されている選択さ れたメモリセルが"1"データを記憶しており、 第2のピット線2BLに接続されている選択され たメモリセルが"B"データを記憶している場合 について考える。この場合、第1のピット線 1 B L に、第2のピット線2 B L と第1のダミー ピット線DBL1から電流が流れる。第2のダミ ーピット線DBL2にも、第2のピット線2BL と第1のダミーピット線DBL1から電流が流れ る。このため、第1のピット線1BLの電仪と第 2のダミーピット線DBL2の電位とは等しく、 前述した理由でデータの検知は遅くならない。ま た、第2のピット線2BLから第1のピット線1 BLと第2のダミーピット線DBL2とに電流が 流れ、第1のダミーピット線DBLlからも、第 1のピット線1BLと第2のダミーピット線 DBL2とに電流が流れる。この結果、接続され ている選択されたメモリセルが °0° データ を 記憶している第2のピット線2BLの電位は、 第 1のダミーピット線DBL1の電位と等しく、 前述した理由でデータの検知は遅くならない。

第1のピット線1 B L に接続されている選択さ れたメモリセルが *0* デークを記憶しており、 第2のピット線2BLに接続されている選択され たメモリセルが"1" テータを記憶している 場 合 について考える。この場合、第1のピット線 1 B L から第2のピット線2 B L に電流が流れ、 第1のダミーピット線DBL1から第2のピット 親2BLと第2のグミーピット線DBL2と に 電 流が流れる。この結果、第1のビット級1BLの **能位は、第1のダミーピット線DBL1の電位よ** り高くなる。したがって前述した理由でリー ドマー ージンが上がる。また、第2のピット線2B L に 第1のピット線1BLと第1のダミーピット 線 DBL1から電流が流れるが、第2のダミー ピッ ト線DBL2には、第1のダミーピット線DBL 1から電流が流れる。この結果、第2のピット線

2 B L の電位は、第 2 の ダミービット線 D B L 2 の電位より高くなる。したがって、前述した理由でこの場合はリードマージンの無い方向に働く。 第 3 7 図(5)の場合について、以下に説明す

第1のピット線1BLに接続されている選択されたメモリセルと、第2のピット線2BLに接続されている選択されたメモリゼルとが、共に 0 でータを記憶する場合について考える。この場合、第1のピット線1BLと第2のピット線2BLからは、第2のダミーピット線DBL2に直接電流が流れるが、第1のダミーピット線DBL2に直接電流が流れない。この結果、第1のピット線1BLの電位は、第1のダミーピット線2BLの電位は、第1のグミーピット線2BLの電位は、第1のグミーピット線2BLの電位は、第1のグミーピット線2BLの電位は、第1のグミーピット線2BLの電位は、第1のグミーピット線DBL1の電位は、第1のグミーピット線2BLの電位は、第1のグミーピット線2BLの電位は、第1のグミーピット線0BL1の電位は、第1のグミーピット線0BL1の電位は、第1のグミーピット線2BLの電位は、第1のグミーピット線2BL1の電位は、第1のグミーピット線30日にある。

第1のビット線1BLに接続されている選択されたメモリセルと、第2のビット線2BLに接続

されている選択されたメモリセルとが、共に "1" データを記憶している場合について考える。 この場合、第1のビット線1BLと第2のビット線 2BLには、第1のグミービット線DBL1から電流が流れるが、第2のグミービット線DBL2から直接電流が流れない。この結果、第1のビット線1BLの電位と第2のビット線2BLの電位は、第2のグミービット線DBL2の電位も高くなる。したがって、前述した理由でこの場合はリードマージンの無い方向に働く。

第1のピット線1BLに接続されている選択されたメモリセルが・1~データを記憶しており、第2のピット線2BLに接続されている選択されたメモリセルが・0~データを記憶している場合について考える。この場合、第1のピット線 1 BLには第1のダミーピット線 D BL1と第2のピット線2BLから電流が流れるが、第2のダミーピット線DBL2には、第1のダミーピット線DBL1にのみ電流が流れる。この結果、接続

第1のピット線1BLに接続されている選択されたメモリセルが 0° データを記憶しており、 第2のピット線2BLに接続されている選択されたメモリセルが 1° データを記憶している場合 について考える。この場合、第1のピット線 1 BLから、第2のピット線2BLと第2のダミ ーピット線DBL2に電流が流れる。第1のグミ ーピット線DBL1からは第2のピット線2BL に電流が流れる。この結果、接続されている選択 されたメモリセルが゜0゜データを記述している 第1のピット線1BLの電位は、第1のダミーピ ット線DBL1の電位よりも低くなる。前述した 理由で、この場合はリードマージンの無い方向に 働く。また、第2のピット線2BLには、第1の ピット線1BLと第1のダミーピット線DBL1 から電流が流れ、第2のダミーピット線DBL 2 には、第1のピット線1BLからのみ電流が流れ る。この結果、接続されている選択されたメモ リ セルが "1" データを記憶している第2のピッ ト 線2BLの電位は、第2のダミーピット線DB L 2の電位よりも低くなる。前述した理由により、 この場合は、リードマージンの無い方向に動く。 第37図(6)の場合について、以下に説明す

第1のピット級1BLに接続されている選択 されたメモリセルと、第2のピット級2BLに接続

されている選択されたメモリセルとが、共に「Oでデータを記憶している場合について考える。この場合、第1のビット線1BLと第1のグミービット線DBL1には第2のグミービット線2BLから第2のビット線DBL2には直接電流が流位と、第1のビット線DBL1の電位は、第1のビット線2BL1の電位は、第1のグミービット線DBL1の電位は、第1のグミービット線DBL1の電位は、第1のがシード線DBL1の電位は、第1のグミービット線DBL1の場合、第1のどっト線

第1のピット線1BLに接続されている選択されたメモリセルと、第2のピット線2BLに接続されている選択されたメモリセルとが、共に "1" データを記憶している場合について考える。この場合、第2のピット線2BLと第2のグミーピット線DBL2には第1のダミーピット線DBL1にから電流が流れるが、第1のピット線1BLに

は第1のダミーピット線DBL1から直接電流は 流れない。この結果、第1のピット線1BLの電位は、第2のダミーピット線DBL2の電位はより も低くなり、第2のピット線2BLの電位は、 第 2のダミーピット線DBL2の電位と等しい。 したがって、前述した理由でリードマージンが上がるため、この場合、第1のピット線1BLも第2のピット線2BLも、データの検知は遅くならない。

第1のピット線1BLに接続されている選択されたメモリセルが・1。データを記憶しており、第2のピット線2BLに接続されている選択されたメモリセルが・0。データを記憶している選択されたメモリセルが・1BLには、第2のピット線2BLから電流が流れ、第2のダミービット線DBL2の電位と等2のダミービット線DBL2の電位と等

しく、データの検知は遅くならない。また、第2のピット線2BLから、第1のピット線1BLに電流が流れ、第1のダミーピット線DBL1から第2のグミーピット線DBL2に電流が流れる。この結果、接続されている選択されたメモリセルが「〇"データを記憶している第2のピット線2BLの電位は、第1のダミーピット線DBL1の電位と等しく、データの検知は遅くならない。

第1のピット線1BLに接続されている選択されたメモリセルが °0° データを記憶しており、第2のピット線2BLに接続されている選択されたメモリセルが °1° データを記憶している場合について考える。この場合、第1のピット線1BLから第2のピット線2BLと第2のグミーピット線DBL2に電流が流れ、第1のグミーピット線DBL2に電流が流れる。この結果、接続されている選択されたメモリセルが °0° データを記憶している第1のピット線 1BLの電位は、第1のグミーピット線DBL1

第37図(1-0)からBの経路と、Cの経路を 省略した形となっており、第1のピット線1BL の電位と第2のピット線2BLの電位は、第1の ダミーピット線DBL1の電位と等しくなり、デ ータの検知は遅くならない。

第1のピット線1BLに接続されている選択されたメモリセルと、第2のピット線2BLに接続されている選択されたメモリセルとが、共に "1" データを記憶している場合について考える。一ピット線1BLと第2のグミーピット線2BLには第1のグミーピット線2BLには流れない。この結果、第2のビット線2BLには流れない。この結果、第2のビット線2BLには流れない。この結果、データの投口というでは、第2のグミーピット線1BL2の超したがっため、この場合、データの検10のビット線1BL2のグミーピット線1BL2のグミーピット線18L2から

の電位と等しく、データの検知は遅くならない。また、第2のピット線2BLには、第1のピット線1BLと第1のグミーピット線DBL1から電流が流れ、第2のグミーピット線DBL2にも、第1のピット線1BLと第1のグミーピット線DBL1から電流が流れる。このため、接続されている選択されたメモリセルが「1。データを記憶している第2のピット線2BLの電位は、第2のダミーピット線DBL2の電位とは等しく、データの検知は遅くならない。

以上のように、第37図(6)のようなイ コライズ方法を採用することにより、メモリセルに 記憶されているデータが *0* であっても、 *1* であってもデータの検知は遅くならない。

第37図(7)の場合について、以下に説明す。 る。

第1のピット線1BLに接続されている選択されたメモリセルと、第2のピット線2BLに接続されている選択されたメモリセルとが、共に *0*データを記憶する場合について考える。この場合、

は第2のビット線2BLに電流が流れるが、 第 1 のビット線1BLから第2のビット線2BL に 直接電流は流れない。従って、第1のビット線 1 BLの電位は、第2のダミービット線DBL 2 の電位より高くなる。このため、リードマー ジンの無い方向に働く。

第1のビット線1BLに接続されている選択り、第2のビット線2BLに接続されている選択の選択といる選択といる選択といる選択といる選択といる選択といる選択という。この場合、第1のビット線 100 円のグミービット線 100 円のグミービット線 100 円のグミービット線 100 円のが流れ、第2のグミービット線 100 円のが流れ、第2のが流れる。この結果、接 では 100 円のが流れたメモリセルが 100 円の電位 いって、線 でして、前述した理由でリードマーシンが、 デークの検知は遅くならない。また、第

2のピット線2BLからは、第2のダミーピット線DBL2に電流が流れ、第1のグミーピット線DBL2と第1のピット線DBL2と第1のピット線1BLに電流が流れる。この結果、接続されている選択されたメモリセルが 0° データを記憶している第2のピット線2BLの電位は、第1のダミーピット線DBL1の電位より高くなる。したがって、前述した理由でリードマージンが上がるため、この場合、データの検知は遅くならない。

第1のピット線1BLに接続されている選択されたメモリセルが ° 0° データを記憶しており、第2のピット線2BLに接続されている選択されたメモリセルが ° 1° データを記憶している場合について、考える。この場合、第1のピット線 1 BLから、第2のダミーピット線 D BL1からも第2のダミーピット線 D BL1からも第2のダミーピット線 D 2BLに電流が流れる。この結果、接続されている選択されたメモリセルが ° 0° データを記憶している第1のピット線

1 B L の電位は第1のダミーピット線 D B L 1 の電位と等しく、データの検知は遅くならない。 また、第2のダミーピット線 D B L 2には、第1のピット線 1 B L と第1のグミーピット線 D B L 1から電流が流れ、第2のピット線 2 B Lには第1のピット線 1 B L と第1のグミーピット線 D B L 1から直接電流は流れない。この結果、接続されている選択されたメモリセルが"1"データを記憶している第2のピット線 2 B L の電位は、第2のダミーピット線 D B L 2 の電位より低くなる。

したがって、前述した理由でリードマージンかく 上がるため、データの検知は遅くならない。

第37図 (8) の場合について、以下に説明 する。

第1のピット線1BLに接続されている選択されたメモリセルと、第2のピット線2BLに接続されている選択されたメモリセルとが、共に **O**データを記憶する場合について考える。この場合、第1のピット線1BLと第1のグミーピット線DBL1から第2のグミーピット線DBL2に電

流が流れるが、第1のピット線1BLには、その 電位が下がってくると第2のピット線2BLから 電流が流れる。

このため、第1のピット線1BLの電位は、第 1のダミーピット線DBL1の電位よりも高くなる。また、第2のピット線2BLの電位は、第1 のピット線1BLの電位より高いため、第2のピット線2BLの電位は、第1のダミーピット線 リト級2BLの電位は、第1のダミーピット線 DBL1の電位よりも高くなる。したがって、前述した理由でリードマージンが上がるため、この場合、データの検知は遅くならない。

第1のピット線1BLに接続されている選択されたメモリセルと、第2のピット線2BLに接続されている選択されたメモリセルとが共に "1" データを記憶している場合について考える。この場合、第1のピット線1BLと第2のダミーピット線DBL2に、第1のダミーピット線DBL1から電流が流れるが、第1のピット線1BLからは、その電位が上ってくると第2のピット線2BLに電流が流れる。

このため、第1のピット線1BLの電位は、 第 2のダミーピット線DBL2の電位より低くなる。 また、第2のピット線2BLの電位は、第1の ピット線1BLの電位より低いため、第2のダミー ピット線DBL2の電位よりも低くなる。したか って、前述した理由でリードマージンが上がるた め、この場合、データの検知は遅くならない。

第1のピット線1BLに接続されている選択されたメモリセルが 1 データを記憶しており、第2のピット線2BLに接続されている選択されたメモリセルが 0 データを記している場合、第1のピット線 1 BLに、第2のピット線2BLと第1のダミーピット線DBL2のボれる。このため、接続されている第1のピット線 1 BL1から電流が流れる。このため、接続されている第1のピット線 1 BL1から電流が流れる。このため、接続されている第1のピット線1 BLの地によりを第2の地によりこの場合、リーにがって、前述した理由によりこの場合、リー

ドマージンの無い方向に働く。また、第2のビット線2BLから第1のビット線1BLに電流が流れ、第1のグミービット線DBL1からは、第1のビット線DBL2に電流が流れる。このため、接続されている。このため、接続されている第2のビット線2BLの電位は、第1のグミービット線DBL1の電位より高くなる。したがって、前述した理由でリードマージンが上がるため、データの検知は遅くならない。

第1のピット線1BLに接続されている選択されたメモリセルが 0° データを記憶しており、第2のピット線2BLに接続されている選択されたメモリセルが 1° データを記憶している場合について考える。この場合、第1のピット線1BLから、第2のピット線2BLと第2のダミーピット線DBL2に電流が流れ、第1のダミーピット線DBL1から、第2のグミーピット線DBL1から、第2のがミーピット線DBL1から、第2のがミーピット線DBL1から、第2のがミーピット線DBL1から、第2のがミーピット線DBL1から、第2のがミーピット線DBL1かのが、第2のがミーピット線

のダミーピット線DBL2に電流が流れるが、第 1のピット線1BLと第2のピット線2BLから は第2のダミーピット線DBL2に直接電流が流 れない。この結果、第1のピット線1BLの電位 と第2のピット線2BLの電位は、第1のダミー ピット線DBL1の電位よりも高くなる。したが って、前述した理由でリードマージンが上がるた め、デークの検知は遅くならない。

第1のピット線1BLに接続されている選択されたメモリセルと、第2のピット線2BLに接続されている選択されたメモリセルとが、共に 11データを記憶している場合について考える。この場合、第37図(1-1)のDの経路とEの経路を省略した形となっており、第1のピット線1BLの電位と第2のピット線2BLの電位と、第2のダミーピット線DBL2の電位と等しく、データの検知は遅くならない。

第1のピット線1BLに接続されている選択されたメモリセルが 1° データを記憶しており、第2のピット線2BLに接続されている選択され

している第1のピット線1BLの電位は、第1の グミーピット線DBL1の電位より低くなる。 したがって、前述した理由でこの場合、リード 線 2の出い方向に働く。また、第2のピット 線 2 B L に、第1のピット線DBL2に、第1のピット線DBL2に、第1のピット線 1 B L と第1のグミーピット線DBL1か ら 電流が流れる。このため、接続されている選択 3 第 1 と サモルが 1 データを記憶している た かって か ピット線 2 B L の電位は、第2のグミーピット線 2 B L の電位は、第2のグミーピット線 2 B L の電位は、5 第 2 の グミーピット線 2 B L の電位は、5 第 2 の グミーピット線 2 B L の 電位は、5 5 で が上がるため、データの検知は遅くならない。

第37図(9)の場合について、以下に説明する。

第1のピット線1BLに接続されている選択されたメモリセルと、第2のピット線2BLに接続されている選択されたメモリセルとが、共に **0 **データを記憶している場合について考える。 この場合、第1のダミーピット線DB11からは第2

ナメモリセルが *O* データを記憶している 場合 について考える。この場合、第1のピット線 1BLに、第2のピット線2BLと第1のグミー ピット線DBL1から電流が流れ、第2のダ ミー ビット線DBL2に、第1のダミービット線 DBL1から電流が流れる。この結果、接続され ている選択されたメモリセルが"1"データ を記 **値している第1のピット線1BLの電位は、 第 2** のダミーピット級DBL2の電位より高くなる。 したがって、前述した理由でこの場合、リー ドマ ージンの無い方向に働く。また、第2のピッ ト線 2 B L から第1のピット線1 B L に電流が流れ、 第1のダミーピット線DBL1から、第1の ピッ ト線1BLと第2のダミーピット線DBL 2 に電 流が流れる。この結果、接続されている選択 され たメモリセルが *0* データを記憶している 第 2 のピット線2BLの電位は、第1のダミー ピット 級DBL1の電位より高くなる。したがって、 前 述した理由でこの場合リードマージンが上が るた

め、データの検知は遅くならない。

第1のピット線1BLに接続されている選択さ れたメモリセルが *O* データを記憶しており、 第2のピット線2Bしに接続されている選択され たメモリセルが *1* データを記憶している場合 について考える。この場合、第1のピット線 1BLから、第2のピット線2BLに電流が流れ、 第1のダミーピット線DBL1からは、第2のピ ット線2BLと第2のダミーピット線DBL2に 電流が流れる。この結果、接続されている選択さ れたメモリセルが"0"データを記憶している第 1のピット線1BLの電位は、第1のダミーピッ ト線DBL1の電位よりも高くなる。したがって 前述した理由でリードマージンが上るためデータ の検知は遅くならない。また、第2のピット線2 BLに、第1のピット線1BLと第1のダミービ ット線DBL1から電流が流れ、第2のダミービ ット級DBL2には、第1のダミーピット線 DBL1から電流が流れる。この結果、接続され ている選択されたメモリセルが "1" データを記 **億している第2のピット練2BLの電位は第2の**

ダミービット線DBL2の電位より高くなる。 したがって前述した理由でこの場合リードマージ ンの無い方向に働く。

第37図(10)の場合について、以下に説明する。 第1のピット線1BLに接続されている選択を れたメモリセルと、第2のピット線2BLに接続されている選択されたメモリセルとが、共にでいる場合について考える。この 場合、第1のピット線1BLから、第2のダダー ピット線DBL2に電流が流れるが、第1のダダーとット線DBL1と第2のビット線2BLかん で、この結果、第1のピット線1BLの電位はからい。この結果、第1のピット線1BLの電位は、第1のピット線1BLの電位は、「くなる」といい方向に働く。なお、第2のピット線 2BLの電位と、データの検知は遅くならない。

第1のピット線1BLに接続されている選択 されたメモリセルと、第2のピット線2BLに接続

されている選択されたメモリセルとが、共に 1 デークを記憶している場合について考える。この場合、第1のビット線1BLと第2のビット線2BL1から電流が流れるが、第2のグミービット線DBL1から直接では、第1のグミービット線DBL1から直接で流は流れない。この結果、第1のビット線1BLの電位と第2のビット線2BLの電位は、第2のグミービット線DBL2の電位より高くなる。したがって、前述した理由で第1のビット線1BL、第2のビット線2BLとも、リードマージンの無い方向に動く。

第1のピット線1BLに接続されている選択されたメモリセルが 1° データを記憶しており、第2のピット線2BLに接続されている選択されたメモリセルが 0° データを記憶している場合について考える。この場合、第1のピット線 1 BLに、第2のピット線2BLと第1のダミーピット線DBL1から電流が流れ、第2のダミーピット線DBL2には、第2のピット線2BLか らも第1のダミービット級DBL1からも直接でき流が流れない。この結果、接続されている選択できれたメモリセルが「1・データを記憶している。れたメモリセルが「1・データを記憶している。なりのビット線DBL2の電位は、第2のグミービット線DBL2の電位より高くなる。したがって無い方向に働く。また、第2のピット線2BLからも、第1のピット線DBL1からも、第1のピット線DBL1からも、第1のピット線1BLに電流が流れ、第1のグミービット線DBL1からも、第1のビット線2BLに電流が流れる。この結果、接続されたメモリセルが「0・データを記憶している第2のピット線2BLの電位は、第1ののといる第2のピット線2BLの電位と等しく、データの検知は遅くならない。

第1のピット線1BLに接続されている選択されたメモリセルが °0° データを記憶しており、第2のピット線2BLに接続されている選択されたメモリセルが °1° データを記憶している場合について考える。この場合、第1のピット線1BLから、第2のピット線2BLと第2のダミ

ーピット級DBL2に電流が流れ、第1のダミーピット級DBL1から、第2のピット級2BLに電流が流れる。

このため、接続されている選択されたメモリセルが "O" データを記憶している第1のピット線 DBLの電位は、第1のダミーピット線 DBLに、前述と、前述と、がなって働いたの無い方向に動したがって動したが、第1のピット線 CBLに、第1のピット線 CBLに、第1のピット線 CBLに、第1のピット線 CBLに、第1のピット線 CBLに、第1のピット線 CBLに、がが近に、からないがでしたがでは、ため、デ位は、ないのが、アーは、ないのでは、ないのでは、ないのでは、ないのでは、では、ないのに動した理由でリードマージンの無い方向に動きを記している。

第37図(11)の場合について、以下に説明する。 第1のピット線1BLに接続されている選択さ れたメモリセルと、第2のピット線2BLに接続 されている選択されたメモリセルとが、共に で O で デークを記憶している場合について考える。 こ の 場合、第1のピット線1BLと第1のダミーピット線DBL1から、第2のグミーピット線 DBL1には、その電位が下がってくる。 と 特別 DBL1には、その電位が下がってくる。 こ を 結果、第1のピット線2BLから電流が流れる。こ の 結果、第1のピット線1BLの電位は、第1のダミーピット線DBL1の電位よりも低くなる。した方に 動く。なお、第2のピット線2BLの電位に がって、前述した理由でリードマージンの無いは で で て、 が 2のピット線よりも高いため、リードマージンは上がり、データの検知は遅くならない。

第1のピット線1BLに接続されている選択されたメモリセルと、第2のピット線2BLに 接続されている選択されたメモリセルとが、共に 「1^でデータを記憶している場合について考える。 この場合、第37図(1-1)からEの経路とF の経路を省略した形となっており、第1のピット 線1BLの電位と第2のピット線2BLの電位と第

2のダミービット線DBL2の電位は、等しく、 データの検知は遅くならない。

第1のピット線1BLに接続されている選択さ れたメモリセルが *1* データを記憶しており、 第2のピット終2BLに接続されている選択され たメモリセルが"0"データを記憶している場合 について考える。この場合、第1のピット線 1BLに、第1のダミーピット線DBL1から電 流が流れ、第2のダミーピット線DBL2にも第 1のダミーピット線DBL1から塩流が流れる。 この結果、接続されている選択されたメモリセル が"1"データを記憶している第1のピット線 1BLの竜位は、第2のダミーピット線DBL2 の電位と等しく、データの検知は遅くならない。 また、第1のダミーピット線DBL1から、第1 のピット線1BLと第2のダミーピット線 DBL2に電流が流れ、第2のピット線2BLか らは第1のピット線BL1にも、第2のダミービ ット線DBL2にも直接電流は流れない。このた め、接続されている選択されたメモリセルが *0* データを記憶している第2のピット線2BL の電位は、第1のダミーピット線DBL1の電位より高くなる。

したがって、前述した理由でリードマージンが 上がるため、データの検知は遅くならない。

電流が流れ、第2のダミービット線DBL2に第 1のビット線1BLと第1のグミービット線 DBL1から電流が流れる。この結果、接続され ている選択されたメモリセルが 1° データを記 憶している第2のビット線2BLの電位は、第2 のダミービット線DBL2の電位より低くなる。 したがって、前述した理由でリードマージンが上 がるため、データの検知は遅くならない。

第37図(12)の場合について、以下に説明する。 第1のピット線1BLに接続されている選択されたメモリセルと、第2のピット線2BLに接続されている選択されたメモリセルとが、共に 〇 データを記憶している場合について考える。この場合、第1のピット線1BLと第2のピット線2BLカら、第2のダミーピット線DBL2に直接電流は流れない。この結果、第1のピット線1BLの電位と第2のピット線2BLの電位は、第1のダミーピット線DBL1の電位と第2のピット線2BLの電位は、第1のダミーピット線DBL1の電位よりも低くなる。したが って、前述した理由で第1のピット線1BL、543 2のピット線2BLともリードマージンの無いプラ 向に働く。

第1のピット線1BLに接続されている選択されたメモリセルと、第2のピット線2BLに接続されている選択されたメモリセルとが、共に 1 データを記憶している場合について考える。この 場合、第1のピット線1BLと第2のピット線2BLに第1のダミーピット線DBL1から直接電流は活在れない。この結果、第1のピット線1BLの電位は、第2のダミーピット線2BLの配位は、第2のダミーピット線2BLの配位は、第2のダミーピット線2BLの配位は、第2のダミーピット線2BLとも、リードマージンの無い方向に動く。

第1のピット線1BLに接続されている選択されたメモリセルが「1」データを記憶しており、 ・ 第2のピット線2BLに接続されている選択され

たメモリセルが"0"データを記憶している場合 について考える。この場合、第1のピット線 1 B L に第 1 のダミーピット線 D B L 1 から電流 が流れ、第2のダミーピット線DBL2に第2の ピット線2BLから電流が流れる。この結果、接 統されている選択されたメモリセルが"1"デー タを記憶している第1のピット線1BLの電位は、 第2のダミーピット線DBL2の電位と等しく、 データの検知は遅くならない。また、第1のダミ - ピット線DBLlから第1のピット線1BLに 電流が流れ、第2のピット線2BLから第2のダ ミーピット級DBL2に電流が流れる。この結果、 接続されている選択されたメモリセルが *0* デ - 夕を記憶している第2のピット終2BLの電位 は、第1のダミーピット線DBL1の電位と等し く、データの検知は遅くならない。

第1のピット線1BLに接続されている選択されたメモリセルが °O° データを記憶しており、第2のピット線2BLに接続されている選択されたメモリセルが °1° データを記憶している場合

について、考える。この場合、第1のピット線
1BLから第2のダミーピット線DBL2に電流
が流れ、第1のダミーピット線DBL1から第2
のピット線2BLに電流が流れる。この結果、 接
のピット線2BLに電流が流れる。この結果、 データの検知は遅れるのピット線1BLの電位と等しない。第2のピット線DBL1から電流が流れ、第2のダミーピット線DBL2に、第1の対ミーピット線DBL2に、第1の対ミーピット線DBL2に、第1の対ミーピット線DBL2に、第1の対対流れる。この結果、 だっタを記憶している選択されたメモリセルが 11 で マタを記憶している第2の ピット線2BLの電位と等 1 は、第2のグミーピット線DBL2の電位と等 1 は、データの検知は遅くならない。

第37図(13)の場合について、以下に説明する。 第1のピット線1BLに接続されている選択されたメモリセルと、第2のピット線2BLに接続されている選択されたメモリセルとが、共に「O*データを記憶している場合について考える。この 場合、第37図(1-0)のAの経路とBの経路を省略した形となっており、第1のピット線 1 B L の電位と第2のピット線 2 B L の電位と第 1 のダミーピット線 D B L 1 の電位は等しく、データの検知は遅くならない。

第1のピット線1BLに接続されている選択されたメモリセルと、第2のピット線2BLに接続されている選択されたメモリセルとが、共に *1* データを記憶している場合について考える。この場合、第2のダミーピット線DBL2には第1のダミーピット線DBL1から電流が流れるが、第1のピット線DBL1から直接電流では、第1のピット線2BLには流れなりました要との電位は、なるといりのといりの検知は遅くならない。

第1のピット線1BLに接続されている選択さ れたメモリセルが、1。データを記述しており、 第2のピット線2BLに接続されている選択されたメモリセルが「O「データを記憶している場合について考える。この場合、第1のピット線1BLに第2のピット線2BLから電流が流れ、第2のダミーピット線DBL2には第2のピット線2BLと第1のダミーピット線DBL1から電流が流れる。

この結果、接続されている選択されたメモリセルが "1" データを記憶している第1のビット線 1 B L の電位は、第2のグミービット線 D B L 2 の電位よりも低くなる。したがって、前連 2 のでリードマージンが上がるため、データ B L ただって、新2のビット線 1 B L と第2のダミービット線 1 B L 2 に電流が流れ、第1のダミービット線 D B L 1 から第2のダミービット線 D B L 1 から第2の結果、接続されている選択のおよった。この結果、接続されている選択によった。この結果、接続されている。この結果、接続されている。この結果、接続されている。この結果、接続されている。この結果、接続されている。

したがって、前述した理由でこの場合、リード マージンの無い方向に動く。

第1のピット線1BLに接続されている選択されたメモリセルが「0、データを記憶しており、第2のピット線2BLに接続されている選択されたメモリセルが「1、データを記憶している選択されたメモリセルが「1、データを記憶している場合、第1のピット線1BL2に電流が流れ、第1のダミーピット線DBL2に電流が流れ、第1のダミーピット線DBL1から第2のため、接続されていることに選流が流れる。このため、接続されている選択されたメモリセルが「0、データを記憶している第1のピット線1BLの電位は、第1のグミーピット線1BLの電位は、第1のグミーピット線DBL1の電位よりも低くなる。したがって、前述した理由でリードマージンの無い方向に働く。

= =

また、第2のピット線2BLには第1のピット 線1BLから電流が流れ、第2のダミーピット線 DBL2に第1のピット線1BLと第1のダミー ピット線DBL1から電流が流れる。このため、 接続されている選択されたメモリセルが " 1 " データを記憶している第1のビット線1BLの電位は、第2のダミービット線DBL2の電位よりも低くなる。したがって、前述した理由でリードマージンが上がるため、データの検知は遅くならない

第1のピット線 1 B L に接続されている 選択さ

れたメモリセルと、気2のピット線2BLに接続 されている選択されたメモリセルとが、共に「1」 データを記憶している場合について考える。この 場合、第2のピット線2BLには第1のダミービ ット線DBL1から電流が流れるが、第1のピッ ト線1BLと第2のダミーピット線DBL2には 第1のダミーピット線DBL1から直接電流は流 れない。この結果、第1のピット線1BLの電位 は、第2のダミービット線DBL2の電位と等し く、データの検知は遅くならない。しかし、第2 のピット線2BLの電位は、第2のダミービット 袋DBL2の電位より高くなる。したがって、前 述した理由でリードマージンの無い方向に働く。

第1のピット級1BLに接続されている選択さ れたメモリセルが *1* データを記憶しており、 第2のピット線2BLに接続されている選択され たメモリセルが"0"データを記憶している場合 について考える。この場合、第1のピット線 1BLには第2のピット線2BLから電流が流れ、 菊 2-の ダ ニ ー ビット 綾 D B-L 2-にも第-2-のビット - ― - 1BLから第-2 のビット 製-2 B-L と第-2-のダ ミ - ー

以2Bしから電流が流れる。この結果、接続さ*れ*し ている選択されたメモリセルが「1 データを昔己 性している第1のピット線1BLの単位は、第 22 のダミーピット線DBL2の電位は、等しく、 デ ータの検知は遅くならない。また、第2のビッ ト 粮2BLから気1のピット粮1BLと第2のグ ミ ーピット線DBL2に電流が流れ、第1のダミ ― ピット線DBL1からは、第1のピット線1B L にも第2のダミーピット線DBL2にも直接電話 が流れない。この結果、接続されている選択されて たメモリセルが"0"データを記憶している第 2 のピット線2BLの電位は、第1のダミーピッ ト 移DBL1の電位よりも低くなる。したがって、 前述した理由でリードマージンの無い方向に動 く 。

第1のピット線1BLに接続されている選択 さ れたメモリセルが *() * データを記憶しており、 第2のピット線2BLに接続されている選択され たメモリセルが"1" データを記憶している場合 について考える。この場合、第1のピット線

ピット線DBL2に電流が流れ、第1のダミービ ット線DBL1から第2のピット線2BLに電流 が流れる。

この結果、接続されている選択されたメモリセ ルが °D° データを記憶している第1のピット線 1 B L の載位は、第 1 のダミーピット線DBL 1 の電位よりも低くなる。したがって、前述した理 由でリードマージンの無い方向に働く。また、第 2のビット級2BLには、第1のビット級1BL と第1のダミーピット線DBL1から電流が流れ、 第2のダミーピット線DBL2には第1のピット 線1Bしから電流が流れる。この結果、接続され ている選択されたメモリセルが"1" データを記 性している第1のピット線1BLの電位は、第2 のダミービット級DBL2の電位よりも、高くな る。したがって、前述した理由でリードマージン の無い方向に働く。

第37図(15)の場合について、以下に説明する。 第1のピット線1BLに接続されている選択さ れたメモリセルと、第2のピット線2BLに接続

されている選択されたメモリセルとが、具に"〇" データを記憶している場合について考える。こ の 場合、第1のピット線1BLと第2のピット線 2 Bしから第2のダミービット線DBL2に直接 iti 流が流れないが、第1のダミーピット線DBL 1 からは、第2のダミーピット線DBL2に屯流力に 流れる。この結果、第1のピット線1BLの電位 と第2のピット線2BLの電位は、第1のダミ 一 ビット線DBL3の電位より、高くなる。した力く って、前述した理由でリードマージンが上がる た め、データ検知は遅くならない。

第1のピット線1BLに接続されている選択 ぎ れたメモリセルと、第2のピット線2BLに接 続 されている選択されたメモリセルとが、共に『1』 データを記憶している場合について考える。こ の 場合、第1のピット線1BLと第2のピット線 2BLと第2のダミーピット線DBL2に、第 1 のダミーピット線DBL1から電流が流れる。 こ の結果、第37図 (1-1) から、D. E. F の 経路を省略した形となっており、第1のピット 緑

1 B L の電位と第2のピット線2 B L の電位と、第2のダミーピット線D B L 2の電位と等しく、 デーク検知は遅くならない。

第1のピット線1BLに接続されている選択さ れたメモリセルが"1" データを記憶しており、 第2のピット線2BLに接続されている選択され たメモリセルが *0* データを記憶している場合 について考える。この場合、第1のピット線 1BLと気2のダミーピット線DBL2に気1の ダミーピット版DBL1から電流が流れる。この ため、接続されている選択されたメモリセルが - 1 - データを記憶している第1のピット線 1BLの地位は、第2のダミーピット線DBL2 の出位と等しく、データ検知は遅くならない。ま た、第1のダミーピット線DBL1から第1のピ ット線1BLと第2のダミーピット線DBL2に 電流が流れるが、第2のピット線2BLからは第 1のピット線1BLと第2のダミービット線 DBL2に直接電流が流れない。この結果、接続 されている選択されたメモリセルが"0"データ

を記憶している第2のピット線2BLの電位は、第1のダミーピット線DBL1の電位より高くなる。したがって、前述した理由でリードマー ジンが上がるため、データ検知は遅くならない。

第1のピット級1BLに接続されている選択さ れたメモリセルが ゚ロ゚ データを記憶しており、 第2のピット線2B L に接続されている選択 され たメモリセルが *1 * データを記憶している 場合 について考える。この場合、第1のダミー ピット 線DBL1から第2のピット線2BLと第 2 の ダ ミーヒット線DBL2に電流が流れるが、第 1 の ビット線】BLからは、第2のピット線2B L に も第2のダミーピット線DBL2にも直接電流は 流れない。この結果、接続されている選択さ れた メモリセルか *0* データを記憶している第] の ピット線1BLの電位は、第1のダミーピッ ト 線 DBL1の電位より高くなる。したがって、 前述 した理由で、リードマージンが上がるため、 デー 夕検知は遅くならない。また、第2のピット 線 2 B L と第 2-のダミービット線-D-B-L-2-に、第-1-の

グミーピット線 D B L 1 から港流が流れる。この 結果、接続されている選択されたメモリセルが 1 データを記憶している第2のピット線 2 B L の電位は、第2のグミーピット線 D B L 2 の電位と等しく、データ検知は遅くならない。

以上のように、第37図(15)の様なイコライズ 方法を採用することにより、メモリセルに記憶されているデータが *() * であっても、**1 * であってもデータの検知は遅くならない。

第37図(16)の場合について、以下に説明する。第1のピット線1BLに接続されている選択されたメモリセルと、第2のピット線2BLに接続されている選択されたメモリセルとが、共に "〇"データを記憶している場合について考える。 この場合、第37図(1-0)からA、B、Cの経路を省略した形となっており、第1のピット線1BLの電位と第2のピット線2BLの電位と第1のグミーピット線DBL1の電位と等しく、データ検知は遅くならない。

第1のピット線1BLに接続されている選択さ

れたメモリセルと、第2のピット線2BLに接続されている選択されたメモリセルとが、共に 「1、データを記憶している場合について考える。 この場合、第2のダミーピット線DBL2には第1のダミーピット線DBL1から電流が流れるが、 第1のピット線1BLと第2のピット線2BLには第1のダミーピット線から直接電流は流れない。この結果、第1のピット線1BLの電位は、第2のダミーピット線2BLの電位は、第2のグミーピット線2BLの電位は、第2のグミーピット線2BLの電位は、第2のグミーピット線

第1のピット線1BLに接続されている選択されたメモリセルが "1" データを記憶して おり、第2のピット線2BLに接続されている選択 されたメモリセルが "0" データを記憶している 場合について考える。この場合、第2のグミー ピット線DBL2には第2のピット線2BLと第1 のダミーピット線DBL1から電流が流れるが、 第1のピット線1BLには、第2のピット線2BLか

らも第1のダミービット線DBL1からも選択されない。この結果、接続されている選択されたメモリセルが「1。データを記憶している第1のピット線DBL2の電位は、第2のグミーで、データ検知は遅くならない。また、第2のピットがロークを記憶したが、第2のどことがは遅くならない。なり、データを記憶している第2のがませれている。この結果、接続されている選択されたメモリット線では、第1のでは、第1のがこのが、データを記憶している第2のが、10。データ検知は遅くならない。

第1のピット線1BLに接続されている選択されたメモリセルが °О° データを記憶しており、第2のピット線2BLに接続されている選択されたメモリセルが °1° データを記憶している場合について、考える。この場合、第1のピット線 1 BLと第1のダミーピット線DBL1から、第 2のダミーピット線DBL2に電流が流れる。こ

れたメモリセルと、第2のビット線2BLに接続されている選択されたメモリセルとが、共に「ロデータを記憶している場合について考える。この場合、第1のピット線1BLと第1のグミービット線DBL1から第2のグミービット線1BL2に電流が流れるが、第1のグミービット線2BLから電位は、下がってくると、第2BLから電位は、第1のピット線1BLの電位は、第1のピット線1BLの電位は、第1のピット線1BLの電位は、第1のといって、第1BLロの電位は、第1のといって、第1BLロの電位は、第1のといって、第1BLロの電位は、第1のどって、第1BLロの電位は、第1のグミーク検知

第1のピット線1BLに接続されている選択されたメモリセルと、第2のピット線2BLに接続されている選択されたメモリセルとが、共に「1~データを記憶している場合について考える。この場合、第2のピット線2BLと第2のダミーピット線DBL2に、第1のダミーピット線DBL1

の結果、接続されている第1のピット線
1 B L の電位は、第1のグミーピット線DB L 1
の電位と等しく、データ検知は遅くならない。
た、第2のダミーピット線DB L 2には第1のの
た、第2のダミーピット線DB L 2には第1のか
ら電流が流れるが、第2のピット線2B Lには、
第1のピット線1B L からも第1のグミーピット
線DB L 1 からも直接電流れない。この結果、
接続されている選択されたメモリセルが「1。データを記憶している第2のピット線2B L の では、
とのダミーピット線2B L の では、
はなる。したがって、前述した理由でリードマージンが上がるため、データ検知は遅くならない。

以上のように、第37図(16)の様なイコライズ 方法を採用することにより、メモリセルに記憶されているデータが「1) であっても、「1 であってもデータの検知は遅くならない。

第37図(17)の場合について、以下に説明する。 第1のピット線1BLに接続されている選択さ

から電流が流れるが、第2のダミービット線 DBL2はその電位が上がってくると、第2の ビット線2BLに電流が流れる。この結果、第2 のビット線2BLの電位は、第2のダミービット 線 DBL2の電位よりも高くなる。したがって、 前 述した理由でリードマージンの無い方向に働く。 第1のピット線1BLの単位は第2のダミービット線DBL2の単位よりも低いため、データ後 知は遅くならない。

第1のピット線1BLに接続されている選択されたメモリセルが "1" データを記憶しており、第2のピット線2BLに接続されている選択されたメモリセルが "0" データを記憶している場合について、考える。この場合、第2のピット線2BL、第1のグミーピット線DBL2、第1のピット線1BLの順に電流が流れる電波経路が形成される。この結果、接続されている選択されたメモリセルが "1" データを記憶している第1のピット線 1BLの電位は、第2のグミーピット線DBL 2

の電位より低くなる。したがって、前述した理由でリードマージンが上がるため、データ検知は遅くならない。また、第2のピット線2BLは第1のダミーピット線DBL1に接続されている選択されたメモリセルが『ひ』データを記憶している第2のピット線2BLの電位は、第1のダミーピット線DBL1の電位よりも、高くなる。したがって、前述した理由でリードマージンが上がるため、データ検知は遅くならない。

第1のピット線1BLに接続されている選択されたメモリセルが °0° データを記憶しており、第2のピット線2BLに接続されている選択されたメモリセルが °1° データを記憶している場合について考える。この場合、第1のピット線1BL2に電流が流れ、第1のダミーピット線DBL1から第2のダミーピット線DBL1から第28Lに電流が流れる。この結果、接続されている選択されたメモリセルが °0° データを記憶している第1のピット線1BLの芭位は、第1のグ

ミーピット線DBL1の電位より高くなる。 したがって、前述した理由でリードマージンが上がるため、データ検知は遅くならない。また、第 2 のピット線2BLに第1のグミーピット線DBL1から電流が流れ、第2のグミーピット線DBL2に、第1のピット線1BLと第1のグミーピット線 DBL1から電流が流れる。この結果、接続されている第2のピット線2Blの電位は、第2のグミーピット線DBL2の電位より低くなる。したがって、前述した理由でリードマージンが上がるため、この場合、データ検知は遅くならない。

第37図(18)の場合について、以下に説明する。第1のピット線1BLに接続されている選択されたメモリセルと、第2のピット線2BLに接続されている選択されたメモリセルとが、共に 0°データを記憶している場合について考える。 この場合、第1のピット線1BLと第2のピット線2BLから、第2のグミーピット線DBL2に電流が流れるが、第1のグミーピット線から第2の

グミーピット級DBし2には直接電流が流れない。 この結果、第1のピット線1BLの電位と第2の ピット線2BLの電位は、第1のグミーピット線 DBし1の電位より低くなる。したがって、前述 した理由でリードマージンが無い方向に動く。

第1のピット線1BLに接続されている選択されたメモリセルと、第2のピット線2BLに接続されている選択されたメモリセルとが、共に「1・データを記憶している場合について考える。この場合、第1のダミーピット線DBL1だけであるので、第1のダミーピット線DBL1、第2BL、第2BL、第2BLのが選出してのができる。というのピット線2BLのでは、第2のピット線2BLのでは、第2のピット線2BLのでは、なったが流れる。このグラービット線DBL2のでは、なったがって、前に動くのピット線1BLのではよりも低いため、データを知は遅くない。

第1のピット線1BLに接続されている選択さ れたメモリセルが "1" データを記憶しており、 第2のピット線2BLに接続されている選択 され たメモリセルが *0* データを記憶している 場合 について考える。この場合、第1のダミーピット 終DBL1、第2のピット線2BL、第2の ダミ ーヒット線DBL2、第1のピット線1BLの 順 に電流が流れる電流経路が形成される。このため、 接続されている選択されたメモリセルが *] * デ ータを記憶している第1のピット線1BLの 鍵立 は、第2のグミービット線DBL2の電位より 低 くなる。したがって、前述した理由でリードマー ジンが上がるため、データ検知は遅くならない。 また、接続されている選択されたメモリセルが "O" データを記憶している第2のピット線 2 B Lの世位は、第1のダミーピット線DBL1の電 位よりも、低くなる。したがって、前述した理由 でリードマージンが上がるため、リードマー ジン の無い方向に働く。

第1のピット線1BLに接続されている選択さ

れたメモリセルが"೧"データを記憶しており、 第2のピット線2BLに接続されている選択され たメモリセルが"1" データを記憶している場合 について考える。この場合、第1のピット線 1BLから第2のダミーピット線DBL2に電流 が流れ、第1のダミーピット線DBL1から第2 のピット線2BLに電流が流れる。この結果、接 続されている選択されたメモリセルが "0" デー タを記憶している第1のピット級1BLの電位は、 第1のダミービット線DBL1の塩位と等しく、 データ検知は遅くならない。また、第2のビット 級2BLに第1のダミービット級DBL1から**形** 流が流れ、笳2のダミーピット級DBL2に、宛 1のピット線1BLから古流が流れる。この結果、 接続されている選択されたメモリセルが ゚1゚ デ - 夕を記憶している第2のピット線2B L の電位 は、第2のダミーピット線DBL2の電位と等し く、データ検知は遅くならない。

第37図(19)の場合について、以下に説明する。 第1のピット線1BLに接続されている選択さ されている選択されたメモリセルとが、共に *** ロータを記憶している場合について考える。この 場合、オン状態のメモリセルが接続されている のは、第2のダミービット線DBL2だけである ので、第2のビット線2BL、第1のダミービット線DBL2の類に電流が流れる。この 新二 中ビット線DBL2の順に電流が流れる。この 新二 中ビット線DBL1の電位は、第1のグミービット線DBL1の電位は、第1のグランが上がる たって、前述した理由でリードマージンが上がる たって、前述した理由でリードマージンが上がる たって、前述した理由でリードマージンが上がる たって、リードマージンの無い方向に働く。第2の ピット線2BLの電位は第1のグミービット線1BLの電位は第1のグミービット線1BLの電位は第1のグミービット線1BLに接続されている選択 ご

れたメモリセルと、第2のピット級2BLに接続

第1のピット線1BLに接続されている選択 されたメモリセルと、第2のピット線2BLに接続にされている選択されたメモリセルとが、共に「1。データを記憶している場合について考える。この場合、第1のピット線1BLと第2のピット線2BLに、第1のダミービット線DBL1から 七

流が流れるが、第2のダミーピット線DBL2には第1のダミーピット線DBL1から直接電流は流れない。この結果、第1のピット線1BLの電位と第2のピット線2BLの電位は、第2のグミーピット線DBL2の電位よりも高くなる。したがって、前述した理由でリードマージンの無い方向に働く。

第1のピット線1BLに接続されている選択されたメモリセルが "1" データを記憶しており、第2のピット線2BLに接続されている選択されたメモリセルが "0" データを記憶している場合について、考える。この場合、第2のピット線2BL1、第1のピット線1BL、第2のダミーピット線1BL2の断に電流が流れる電流経路が形成される。この結果、接続されている選択されたメモリセルが "1" データを記憶している第1のピット線

"1" データを記憶している第1のピット線 1BLの電位は、第2のダミーピット線DBL2 の電位より高くなる。したがって、前述した理由 でリードマージンの無い方向に働く。また、接続 されている選択されたメモリセルが *0* デー タを記憶している第2のピット線2BLの電位は、第1のダミーピット線DBL1の電位よりも高 くなる。したがって、前述した理由でリードマー*ジンが上がるため、データ検知は遅くならない。

 接続されている選択されたメモリセルが、1 データを記憶している第2のピット線2BLの電位は、第2のダミーピット線DBL2の電位と等しく、データ検知は遅くならない。

第37図(20)の場合について、以下に説明する。第1のピット線1BLに接続されている選択をれたメモリセルと、第2のピット線2BLに接続されたメモリセルと、第2のピットとが表えている場合について表えている場合について表えている場合について表えているのは、第1のピット線1BLのピット線2DBLでよる。このグミット線1BLの配位とで、第1のが第1のが第2のので、第1のが第1のが第2のので、第1のがよりというなりを対している。このはなりました環境をある。このはなりにはなりました。このはない。といるなりにはない。

第1のピット線1BLに接続されている選択さ

第2のピット線2BLに接続されている選択され たメモリセルが"ロ"データを記憶している場合 について考える。この場合、第1のピット線 1BLに第2のビット線2BLから電流が流れ、 第2のダミーピット線DBL2に、第1のダミー ピット線DBL1から電流が流れる。この結果、 接続されている選択されたメモリセルが「1。 デ ータを記憶している第1のピット線1BLの電位 は、第2のダミービット線DBL2の電位と等し く、データ検知は遅くならない。また、第2のビ ット線2Bしから第1のピット線1Bしに電流が 流れ、第1のダミービット線DBL1から第2の ダミーピット線DBL2に電流が流れる。このた め、接続されている選択されたメモリセルが ゚0゚ データを記憶している第1のピット線1 BLの電 位は、第1のグミーピット終DBL1の電位と等 しく、データ検知は遅くならない。

第1のピット線1BLに接続されている選択されたメモリセルが「O・データを記憶しており、 第2のピット線2BLに接続されている選択され れたメモリセルと、第2のピット線2BLに接続されている選択されたメモリセルとが、共に 1 データを記憶している場合について考える。 この場合、第2のピット線2BLと第2のダミー ピット線DBL2に、第1のグミーピット線DBL 1 から電流が流れるが、第2のピット線2BL からは、その電位が上がってくると、第1のピット線1BLに電流が流れる。

この結果、第2のピット線2BLの竜位は、 第 2のダミーピット線DBL2の竜位よりも低く なる。

また、第1のピット線1BLに、第2のピット線2BLを介して、第1のダミーピット線 DBL1から電流が流れるため、第1のピット線 1BLの電位は、第2のダミーピット線DBL 2 の電位より低い。

したがって、前述した理由で両ピット線と も データ検知は遅くならない。

第1のピット終1BLに接続されている選択されたメモリセルが゜1゜データを記憶しており、

たメモリセルが、1°データを配慮している場合について考える。この場合、第1のビット線 1BLから第2のビット線2BLに電流が流れ、 第1のダミービット線DBL1から第2のビット 線2BLと第2のダミービット線DBL2に電流 が流れる。

この結果、接続されている選択されたメモリセルが「0"データを記憶している第1のビット線 DBLの電位は、第1のグミーピット線 DBLの電位は、第2のビット線 2BLに 知のグミーピット線 1BLと第1のグミーピット線 0ピット線 1BLと第1のグミーピット線 DBL 2に、第1のグミーピット線 DBL 2に、 が 2のどっト線 6元 が 2のピット線 2BLの 電位は、 第2のグミーと か か に 2のピット線 2BLの 電位は、 第2のグミーと 1 が ら さ れたメモリャ 2のピット線 2BLの 電位は くなる。

したがって、前述した理由でリードマージンの

無い方向に勤く。

第1のピット線1BLに接続されている選択されたメモリセルと、第2のピット線2BLに接続されている選択されたメモリセルとが、共に「1[・]データを記憶している場合について考える。この場合、オフ状態のメモリセルが接続されているの

くなる。したがって、前述した理由でリードマージンの無い方向に働く。また、第2のピット線 2BLは第1のダミーピット線DBL1に接続されている選択されたメモリセルが「0°データを記憶している第2のピット線2BLの電位は、第1のダミーピット線DBL1の電位よりも、低くなる。したがって、前述した理由でリードマージンの無い方向に働く。

第1のピット線1BLに接続されている選択されたメモリセルが「O"データを記憶しており、
第2のピット線2BLに接続されている選択されたメモリセルが「1"デークを記憶している場合
について考える。この場合、第1のピット線
1BLから第2のピット線2BLと第2のダミーピット線DBL2に電流が流れ、第1のダミーピット線DBL1から第2のピット線2BLに電流が流れる。

この結果、接続されている選択されたメモリセルが *O* データを記憶している第1のピット線 1 B L の報位は、第1のダミーピット線 D B L 1 は、第1のダミーピット線DBL1だけである 〇 で、第1のダミーピット線DBL1、第2のピット線2BL、第2のダ ミーピット線DBL2の順に電流が流れる電流経 2名が形成される。この結果、第1のピット線1BLの電位と第2のピット線2BLの電位は共に、 第2のダミーピット線DBL2の電位は共に、 第2のグミーピット線DBL2の電位よりも高く なる。したがって、前述した理由でリードマージ ンの無い方向に働く。

第1のピット線1BLに接続されている選択 されたメモリセルが「1」データを記憶しており、第2のピット線2BLに接続されている選択されたメモリセルが「0」データを記憶している場合について考える。この場合、第1のグミーピット線1BL、第1のピット線1BL、第1のピット線1BL2の町頃に電流が流れる電流経路が形成される。このため、接続されている選択されたメモリセルが「1」データを記憶している第1のピット線1BLの電位は、第2のグミーピット線1BL2の電位より高

の電位よりも、低くなる。したがって、前述した
理由でリードマージンの無い方向に働く。また、
第2のピット線2BLに第1のピット線1BL と
第1のダミーピット線DBL2に、第1のピッ ト
線1BLから電流が流れる。この結果、接続され
ている選択されたメモリセルが「1」データを記している第2のピット線2BLの電位は、第 2のグミーピット線DBL2の電位より高くなる。

したがって、前述した理由でリードマージン の 無い方向に動く。

第37図(22)の場合について、以下に説明する。 第1のピット線1BLに接続されている選択されたメモリセルと、第2のピット線2BLに接続されている選択されたメモリセルとが、共に「〇・データを記憶する場合について考える。この場合、第1のピット線1BLと第1のダミーピット線 DBL1から第2のダミーピット線DBL2に 起流が流れるが、第1のピット線1BLには電位が下がると、第2のピット線2BLから電流が流れ る。この結果、第1のピット線1BLの電位は、 第1のダミーピット線DBL1の電位より、高く なる。また、第2のピット線2BLは、第2のダ ミーピット線DBL2に直接電流は流れない。こ のため第2のピット線2BLの電位は、第1のダ ミーピット線DBL1の電位より高くなる。した がって、前述した理由でリードマージンが上がる ため、第1のピット線1BLも第2のピット線2 BLも、データ検知は遅くならない。

第1のピット線1BLに接続されている選択されたメモリセルと、第2のピット線2BLに接続されている選択されたメモリセルとが、共に 「1 データを記憶している場合について考える。この場合、オフ状態のメモリセルが接続されているのは、第1のダミーピット線DBL1だけであるので、第1のダミーピット線DBL2、第1のピット線1BL、第2のピット線1BLの電位と第2のピット線1BLの電位は、第2のダミーピット線

DBL2の電位よりも低くなる。したがって、 前述した理由でリードマージンが上がるため、 第 1のピット線1BLも第のピット線2BLも データ 検知は遅くならない。

第1のピット終1BLに接続されている 選択さ れたメモリセルが *1* データを記憶して お り、 第2のピット線2BLに接続されている選択 され たメモリセルが *0* データを記述している 場合 について考える。この場合、第1のピット 線 1BLに第2のピット線2BLから電流が 流 れ、 第2のダミーピット級DBL2に第1のダ ミ ーピ ット線DBL1から電流が流れる。この結 果、 接 続されている選択されたメモリセルが『1゜ デー タを記憶している第1のピット線1BLの 宅 位 は、 第2のダミーピット線DBL2の電位と等 し く、 データ検知は遅くならない。また、第2の ピット 線2Blから第1のピット線1Blに電流が流れ、 第1のダミーピット線DBL1から第2の ダ ミー ピット終DBL2に電流が流れる。この結 果 、接 続されている選択されたメモリセルが *O * デー

タを記憶している第2のピット線2BLの電位は、 第1のダミーピット線DBL1の電位と等しく、 この場合、データ検知は遅くならない。

第1のピット線1Bしに接続されている選択さ れたメモリセルが *() データを記憶しており、 第 2 のピット線 2 B L に接続されている選択され たメモリセルが「1"テータを記憶している場合 について考える。この場合、第1のピット線 1 BLから第2のピット線2BLと第2のダミー ビット線DBL2に電流が流れ、第1のダミービ ット線DBL1から第2のダミーピット線 DBL2に電流が流れる。この結果、接続されて いる選択されたメモリセルが"口"データを記憶 している第1のピット線1BLの電位は、第1の ダミーピット線DBL1の電位より低くなる。 し たがって、前述した理由でリードマージンの無い 方向に働く。また、第2のピット線2BLに第1 のピット線1BLから電流が流れ、第2のダミー ピット級DBL2に第1のピット級1BLと第1 のダミーピット線DBL1から電流が流れる。こ

のため、接続されている選択されたメモリ セルが 1. データを記憶している第2のピット 線 2BLの電位は、第2のダミーピット線DBL2 の電位より低くなる。

したがって、前述した理由でリードマー ジンが 上がるため、データ検知は遅くならない。

第37図(23)の場合について、以下に説明する。 第1のピット線1BLに接続されている選択されたメモリセルと、第2のピット線2BLに接続されている選択されたメモリセルとが、共に のされている場合について考える。 この場合、第1のピット線1BLから第2ののサミーピット線DBL1の電位と第1のダミーピット線DBL1の電位とない。この結果、第1のピット線1BLの電位くない。この結果、第1のピット線1BLの電位くない。この結果、第1のピット線1BLの電位くない。この結果、第1のピット線1BLの電位くない。この結果、第1のピット線1BLの電位とのサミーピット線DBL1の電位と等しく、第1のグミーピット線DBL1の単位と等しく、第2のピット線2BLのでは、第1のグミーピット線DBL1の単位と等しく、 データ検知は遅くならない。

第1のピット線1BLに接続されている選択されたメモリセルと、第2のピット線2BLに接続されている選択されたメモリセルとが、共に「1・データを記憶している場合について考える。この場合、第1のピット線1BLは、第1のグミーピット線DBL1から直接型のがまってはは第1のグミーピット線1BL2の電位は流れない。この結果、第1のピット線1BL2のでは、第2のグミーピット線1BL2のでしたがって、前述した理由でリードマージンの無いこのがミーピット線DBL2の電位はデータ検知は逐

第1のピット線1BLに接続されている選択されたメモリセルが 1 データを記憶しており、第2のピット線2BLに接続されている選択されたメモリセルが 0 データを記憶している場合について考える。この場合、第1のピット線

について考える。この場合、第1のピット線 1BLから第2のピット線2BLと第2のダミー ピット線DBL2に電流が流れ、第1のダミービ ット線DBL1からは第2のピット線2BLと第 のダミーピット線DBL2に電流は流れない。こ の結果、接続されている選択されたメモリセルが *0* データを記憶している第1のピット線 1BLの電位は、第1のダミーピット線DBL1 の電位より低くなる。したがって、前述した理由 でリードマージンの無い方向に働く。また、第2 のピット線2BLと第2のダミーピット線 ・DBL2は、第1のピット線1BLから電流が流 れる。この結果、接続されている選択されたメモ リセルが"1"データを記憶している第2のビッ ト線2BLの電位は、第2のグミーピット線 DBL2の電位と等しく、この場合、データ検知 は遅くならない。

以上をまとめると、データがどのようになって いてもデータ検知が遅くならないのは第37図 (1)、(2)、(6)、(15)、(16)の各場合である。

1BLに第2のピット線2BLと第1のグミー ピ ット線DBL1から電流が流れ、第2のダミー ピ ット線DBL2には、気2のピット線2BLと 第 1のダミーピット線DBL1線から直接電流は 活む れない。この結果、接続されている選択された メ モリセルが *1* データを記憶している第1の ピ ット線1BLの電位は、第2のダミーピット線 DBL2の電位より高くなる。したがって、前 述 した理由でリードマージンの無い方向に動く。 第 2のピット線2BLと第1のダミーピット線 DBL1から第1のピット線1BLに電流が流 れ る。この結果、接続されている選択されたメモ!! セルが *0* データを記憶している第2のピッ ト 鎌2BLの電位は、第1のグミーピット線 DBL1の電位と等しく、この場合、データ検 知 は遅くならない。

第1のピット線1BLに接続されている選択 されたメモリセルが 0 データを記憶しており、 第2のピット線2BLに接続されている選択されたメモリゼルが 1 データを記憶している場合

すなわち、第37図(1)においては、第1の ビット級1BLは、第2のビット級2BL、第 1 のダミーピット級DBL1、第2のダミーピッ ト 線DBL2とイコライズされ、第2のピット線 2BLは、第1のピット線1BL、第1のダミ ― ビット線、第2のダミーピット線とイコライズ さ れ、第1のダミーピット線DBL1は、第1、 第 2のビット線IBL、2BL、第2のダミービッ ト線DBL2とイコライズされ、第2のダミー ビ ット線DBL2は、第1、第2のピット線1B L 、 2BL、第1のグミーピット線DBL1とイコ ラ イズされている。しかしながら、第37図(1) のように、第1、第2のピット線1 B L 、2 B L 、 第1、第2のダミーピット線DBL1、DBL 2 を平等にイコライズする必要はない。 イコライ ズ 方法により、データ検知の速度に差が出る。実 膝 上はイコライズ時間を十分にとれば各ピット線 ご との電位差が非常に小さいため、上記のような イ コライズ方法の違いによる差は現れないが高速 動

作を求めるためにイコライズ時間を短くする必 装

があり、上記のようにイコライズ方法の違いによる差が現れるため、イコライズ方法は、(1)、(2)、(6)、(15)、(16)の方式にしておくことが望ましい。これらの各場合のように、イコライズ方はであるといっても、第37個(1)の場合と等しいマージンが確保できる。パターン占有面積に割割があり、イコライズ方法は、めのトランジスタの数を少なくしたい時にも対めのトランジスタの数を少なくしたい時にも対めのトランジスタの数を少なくしたい時にある。また、上記以外にもイコライズ方法は、考えられるが、動作原理は、同様である。

また、トランジスタQ16、Q17、Q200、Q16′、Q17′、Q200の根とQ12、Q14、Q201、Q12′、Q14′、Q201′の和の両方が、第37図(1)、(2)、(6)、(15)、(16)のいずれかの方式をとる必要はない。上記和のいずれか一方のみに通用してもよく、また各組に第37図(1)、(2)、(6)、(15)、(16)のうち異なる方式を上記和で、机み合わせて使用して良い。

次に、本発明にかかる記憶装置をマスクプログ

用トランジスタとして、1個のエンハンスメント 型(E型)トランジスタT。と1個のディプレッ ション型 (D型) のトランジスタT ゜ とを直列 接続し、各ナンド東に2本の選択用ワード線 WL。、Wl。′を接続している。この場合、ピ ット線BLの両側のトランジスタ列における各ナ ンド東の選択用上ランジスタは、互いに対応する トランジスタの動作特性 (上記E型とD型) が異 なるようにされている。従って、ある記憶セルを 選択してそのデータを読み出す場合、この記憶セ ルが属するナンド束における2個のナンド選択用 トランジスタのうち、D型トランジスタT。'に 対応するワード線WL。'を核地朮位、E型トラ ンジスタT。に対応するワード線WL。を電線電 位Vcc(例えば5V)にし、メモリセルトランジ スクTi~Tn のうちの非選択なものにそれぞれ 対応するワード線WL…を電源電位Vccにし、選 択されるメモリセルトランジスタのゲート電極の ワード線WLを接地電位にする。すると、選択さ れたナンド菜の選択されたセルトランジスタ (例

ラマブルROMに適用した実施例について説明する。

マスクプログラマブルROMは、ウェーハ製造 工程中にマスクを用いて情報を書き込むよう に し たものである。一般に、このマスクブログラ マ ブ ルROMはメモリセルアレイの回路構成によ っ で ノア型とナンド型とに分類される。 ノア型とナンド型とに分類される。 ノア型は な で で しまうという短所がある。 一方、ナンド型 が で しまうという短所がある。 一方、ナンド型 が で い が は が と い う 長 が が る に っ れ て、 歩 留 ま り や コ ストの関係上でチップ が よ が を くなって が を くなって

従来のナンド型ROMのメモリセルアレイ の一部について、チップ上の平面パターンを第 3 8 図に、回路を第 3 9 図に示す。第 3 8 図および 第 3 9 図において、2 列のトランジスタ列の間に 共 通に 1 本のピット線B L を設け、各トランジ スタ 列のナンド東(トランジスタギュー エ 。)を 選択

えば T_{j})のオンまたはオフ状態に応じた デ - タ がビット線B L に現われる。

メモリセルトランジスタは、記憶情報が *O*または *1*に対応してD型またはE型のトランジスタで作られているため、ゲートに電源 *粒位Vccが印加される非選択のセルトランジスタ はすべてオンするが、ゲートに接地電位が印加される。選択されたセルトランジスタがE型であれば オフし、D型ならばオンする。このようなオン、オフを検出してデータを読出しが行われる。

なお、選択されたナンド東に対応する癖りのトランジスタ列のナンド東は、2個のナンド選択用トランジスタ列のうちのE型トランジスタがオフになるので、このナンド東からピット線BL にデータが読出されることはない。

第38図に示すパターンにおいては、ビッ ト線 B1とナンド東トランジスタ列の一端との コ ン タ クト部32が設けられており、斜線部分は D 型ト ランジスタTs^のゲート、チャネル領域を 示し ている。 上記記38図、第39図の構成においては、2 列のトランジスタ列に対して1本のピット線を設けるので、ピット線の木数を減少させることができ、ピット線配線幅方向のチップサイズの縮小化が可能である。このような長所のため、現在最も管及している。

第1図に示した本発明にかかるメモリセルをこ のようなマスクROMにおきかえた場合を考える。

メモリセルからの読み出し電位VINの電位が "1"レベルとなるのはEタイプのメモリセルを 選んだ時であり、"U"レベルとなるのは、Dタ イプのメモリセルを選んだ時である。この"U" レベルで最も電位が高くなるのは、ナンド東中に Dタイプのメモリセルが1個のみ存在する場合で ある。

一般に、低い電磁電圧でも動作することが半導体装置においては望ましいが、第1凶に示したが 免明にかかる半導体メモリにおいては、電磁電圧 Vccを下げていくと信号Aと信号Bの電位差が小 さくなっていくとともに、信号A、Bと電磁電圧

DNB1は共通のグミーピット線に接続されりファレンスカラムゲートRG1に接続される。ダミーセルナンド東DMBnは、共通のダミーセルピット線に接続される。リファレンスカラムゲートRG1に接続される。リファレンスカラムゲートRG1~RG1~RG1の反対側は共通に接続されれ負荷トランジスタL2に接続され、リファレンスを位していまる。それぞれのダミーセルナンド東中のダミーメモリセルトランスタはすべてE型である。このダミーセルナンド東1~nは選択されたメモリセルがE型トランスタの場合の本体ナンド東と等価である。またフード線WLs,WLs^との接続は従来の第39図と同様となっている。

このような構成では、メモリセル及びダミーセル、さらに、本体側ビット線、ダミービット線の 電級ノイズによる影響は等しいものとなっている ので、Eタイプのメモリセルが選択された時の VINの電位とVRIの電位は、電級ノイズがある場

第40凶に示す本発明の第12の実施例は、 上記の事情に基づいてなされたもので、第1図の 回路構成をナンド型マスクROMを適用できるよ うにすることを目的として構成されたものである。

第1図に示したダミーセルに対応するものと して、ダミーセルナンド東DMB1~n、DMB n +1~n+nが用いられる。グミーセルナンド東

合でも等しくなる。

第42図はn=8の場合のダミーセルナンド 東 DMB1~nの1つを示したもので、8個の E 型 トランジスタが直列接続されている。第43図 は n=8の場合のワード線W11~W18を選択 するためのデコーダ、第45図はリファレンス デコーダ15の一実施例を示している。第43図の 回路はナンド回路であり、ワード線W11~

WL8に対応して8個設けられている。第44 図に示すように、P,Q,Rへの入力が各ワード線に対して異ならせたアドレス入力A₀へA₂の积み合わせからなり、ただ一本のワード線が選択され *0 * レベルとなる。他の7本のワード線が非選択の *1 * レベルとなるようになっている。 第45 図は、リファレンスデコーグの一例を示す。 この回路はナンド回路とインバータからなっている。第46 図に示すようにA₀ ~ A₂ を組合わせたアドレス入力により、ただ1つのリファレンスカラムゲートが選択されオンするようになっている。第43 図から第46 図までからひるように、

WL1が選択されるとRG1、WL8が選択された時はRG8がそれぞれ選択されるようになっている。

これに対し、ダミーセルナンド東DMBn+1 ~DMBn+nは第47図に示すように構成され る。それぞれのダミーセルナンド束は、ただ1つ のD型トランジスタを含む。残りのダミーセルト ランジスタはE楔である。すなわち、ダミーセル ナンド束DMBn+1では、ワード線WLlに接 続されているメモリセルのみがD型であり、ダミ ーセルナンド束DMBn+2ではワード線WL2 に接続されているダミーメモリセルのみがD型で あり、同様にダミーセルナンド東DMBn+nは ワード線WLnに接続されているメモリセルのみ がD型となっている。そして40図から明らかな ように、ダミーセルナンド東DMBn+1は共通 のダミーピット線に接続され、リファレンスカラ ムゲートRGn+1に接続される。また、ダミー セルナンド東DMBn+nは共通のダミービット 線に接続され、リファレンスカラムゲート

の電位はVINの O レベルの電位よりも低くなることはない。

このように、この実施例では、ナンド型マスク ROMにおいても、電源マージンが広く、しかも 高速で電源ノイズに強い半導体メモリを提供する ことができる。

メモリセルアレイ中に不良のメモリセルが存在 した場合、この不良のメモリセルの代りに使用される予値のメモリセルを超えた半導体メモリが知 られている。

次にこのような予備のメモリセルを有した、半 導体メモリに本発明を適用した実施例について説 明する。

第48図は、例えばデータ書換え可能な不採発 性半導体メモリ(以下EPROMと記す)の一般 的な構成を示しており、21は行アドレスバッフ ァ回路、22は行デコーダ回路、23はメモリセ ルアレイ、24は列アドレス・バッファ回路、 25は列デコーダ、26はカラムゲートトランジ スタ、27はアドレス変化検出(ATD)回路、 R G n + n に接続される。リファレンスカラム ゲ ートR G n + 1 ~ R G n + n の反対側は共通に 接 続され、リファレンス電位 V R2を作る。

このような構成で、例えばワード線WLlか 送 択されると、リファレンスデコーダにより、 RGn+1がオンするように選択され、ダミー セ ルナンド東n+1のWL1に接続されたD型の ミーセルからリファレンス電位VR2が作られる。 同様に、ワード線WLnが選択されるとリファ レ ンスデコーダによりリファレンスカラムゲート R Gn+nが選択され、ダミーセルナンド東 DMBn+nの、ワード線WLnに接続された D 型のダミーセルからリファレンス電位VR2が作 られる。

このような構成により、メモリセルアレイけいに ダミーセルを作ることができ、また、ダミー セ ル ナンド東中のD型メモリセルはただ1個のみに す ることができる。

また、このように構成することで、ダミーゼ ル もワード線WLでコントロールされるため、V R2 --

28はセンス・アンプ回路、29は出力パップ ァ 回路、30は冗長回路及び予備デコーダ回路、 31は予備メモリセルアレイである。

外部から行アドレス信号A0~Aiが入力される行デコーダ22によりワード線WL0~WLmのうちの一本が選ばれ、外部からの列アドレス人力信号B0~Bjが入力される列デコーダ2 5 によりピット線BL0~BLnのうちの一本が選ばれる。選択されたワード線とピット線の交点に置かれたメモリセルが選択される。

このメモリセルのデータは、センスアンプにより検出、増幅され出力バッファ回路を通して、 チップ外部へと出力される。

第48図のセンス・アンプ回路28は、第1図及び、第2図に記載の構成となっており、アドレスの変化を検知するATD回路27の出力に号がにより、ピット線のイコライズとブリチャージ動作が行なわれている。

第50図は、冗長回路30の回路図である。 ここで51~60はエンハンスメント型M O S トランジスタ、 6 1 は電源端子、 6 2 ~ 6 4. 8] はインバータ、 6 5 ~ 6 6 はナンド回路、 7 0 ~ 7 2 はヒューズである。

ヒューズ70を切ると、第48図で示す冗長回 路および予備デコーダ回路30が使用可能になる。

ヒューズ71~72を選択的に切ることにより、不良のメモリセルに対応したアドレスが入力されたとき、予確行デコーダにより、一本の予備ワード線が選択される。同時に通常使用の行デコーダによるワード線の選択がやめられる。

セルアレイ内に不良のメモリセルが存在し、このメモリセルに対応するアドレスが入力された場合、そのアドレスが入力されている間、不良のメモリセルを含む行線の使用を禁止するため、予備デコーダの成立を検出する信号(EWS)により、信号SPEが論理。O・になる。

信号SPEが論理"O"にされることによって、全てのワード線が非選択になる。この時予備のワード線(RWL)が選択され、予備のメモリセルが選ばれる。

てしまう。

このため不良メモリセルが選択される時、予備のワード線により選択された予備メモリセルと、ワード線により選択された不良のメモリセルの2つが選択されてしまう事になる。

このような冗長向路を使用した場合、第1図及び第2図の本発明のセンスアンプを用いると、以下の様な場合に問題点がある事が判った。

このような予備メモリセルを有した半導体メモリにおいては、1本のワード線に接続される良数のメモリセルのうちの1つのメモリセルが不良であっても、2本のワード線の代わりに予備のワード線を使用することによって、不良のメモリセルを使用する。この関い、不良のメモリセルが含まれるワード線に置きかえられる。例えば第1回のEPROMの場合、不良のメモリセルが含まれるワード線の良いたでは、データが審き込まれないたないなモリセルの浮遊ゲートに電子が注入されていな

しかし、このように予備メモリセルかせ選ば れ る場合、外部から人力されるアドレス信号の変 化 は、アドレスバッファ回路21一冗長回路及び 予 備デコーダ回路30を介して伝達され、予備メ モ リセルが選択される。一方、このアドレス信号 の 変化は、アドレスバッファ回路21から行デコ 一 ダ22へも伝えられる。行デコーダ22は、冗 長 回路及び予備デコーダ回路30から信号5PEに より、制御される。すなわち、行デコーダは、 ア ドレスバッファ回路21と、冗長回路及び予備 デ コーダ回路30の2つの回路を経由して出力され る信号で制御されるため、アドレスパッファ回路 21と、行テコーダ22の2つの回路を軽出し た ワード級の駆動信号も出力される。つまり、冗 長 回路及び予備デコーダ回路30からの信号SP E が完全に論理"ひ"になるまで、行デコーダン 2 により選択されワード線は論理"1"になってい る。すなわち通常使用のワード線の使用が禁止 さ れるまでの間は、不良のメモリセルを含むワー ド 線も選択されるため、不良メモリセルも選択さ れ

Ļ١,

予婦のワード線に接続された予備のメモリセルの浮遊ゲートに電子が注入されており、この予 師のワード線に置きかえられた不良のメモリセルが含まれるワード線によって接続されたメモリセルに電子が注入されていない場合、選択された予 婦メモリセルのデータを読む速度が遅くなる問題 がおこった。

上記の様に予備メモリセルを使用した場合、 ビット級BLには選択された浮遊ゲートに電子が 注 人された予備メモリセルの他に、浮遊ゲートに 電子が注人されていないメモリセルMm も接続されている。このメモリセルを含むワード線 W L が接続されており、このワード線 W L は、 3 nsの間選択されていることが分った。 このなっている。このメモリセルMm は、 3 nsの間オン状態となっている。

この期間ピット線BLは上記メモリセルMm に

より放心される。

結果として、第2図の第1のセンスアンプの出力Aは、 **0 ** データの記憶された予備メモリセルを選択しているにもかかわらず論理 **1 ** レベルへと変化するため、第3のセンスアンプから、 **1 ** データのメモリセルデータに対応する論理 **0 ** レベルの出力は号Dが出力される。

3 nsec 経過すると、メモリセルM m Oによるビット線BLの放電はなくなり、ビット線BLのを電位は、第1のグミービット線と同じ電位まで光ルトランジスタS1、S2は非導通状態となる。 クロンジスタS1、S2は非導通状態となる。 クロであるため V ssと P チャネルトランジスタ のであるため V ssと P チャネルトランシスタ のはなる C がによる J での出力信号 A は、例えば 2 O nscc 後に論理 1 から論理 0 へと変化する。

このため、 *0 * データの検知スピードは 2 0 ns程度遅れてしまっていた。

タ 1 2′ 、 1 3′ の出力は、A T D 回路 2 7 に入 力される。

第49図 (a) のATD回路においては、イン パータ13の出力Aiがインパータ14に人力さ れ、このインバータ14の出力側に、ゲートに Vcc電位が与えられたNチャネルトランジスタと ゲートにVss電位が与えられたPチャネルトラン ジスタとが並列に接続されてなる転送ゲート TG1を介して二段のインバーター5、16が接 統されている。転送ゲートTG1の出力ノードに は、容量CP1及び容量CN1が接続されている。 容量CP1は、ソース・ドレインにVcc電位が与 えられたPチャネルトランジスタからなり、ゲー トがTG1の出力ノードに接続される。容量CN 】はドレイン・ソースにVss電位が与えられたN チャネルトランジスタらなりゲートがTG1の出 カノードに接続される。さらに、TG1の出力ノ ードには、Vcc電位との間にPチャネルトランジ スタP1が接続され、このトランジスタP1のゲ ートにインバータI3の出力Aiが入力されてい

本実施例は上記の事情により予疑メモリセ ルが 選択された場合でも、高速動作可能な半導体 メ モ リを提供することを目的としてなされたもの で あ る。

第49回は従来のアドレスバッファ问路21及びATD问路27を示す。

第49図(a)に示すアドレスバッファ回路およびATD回路において、Aiはアドレス入力、
CEは外部からのチップイネーブル信号(あるいはチップ選択信号)に応答してチップイネー ブルバッファ回路(図示せず)により生成された 独 領回路チップを動作状態にしたり待機状態にす を ための内部チップイネーブル信号、Vecは電線 で 位、Vssは接地電位である。Ai入力および信号 CEは、アドレスバッファ回路における二入力の JアゲートNR1に入力され、このノアゲートコンが接続され、また、このインバータ11の出力側には、三段のインバータ11、~13、が接続されている。インバータ12、13の出力およびインバータ12、13の出力およびインバータ12、13の出力およびインバータ12、13の出力およびインバーク12、13の出力およびインバースト

る。

そして、インバータ 1 6 の出力は、ソース が V ss 電位に接続された N チャネルトランジス タ N 1 のゲートに接続され、この N チャネル ト ラン ジスタ N 1 のドレインはゲートがインバー グ 1 2′の出力に接続された N チャネルトラ ン ジス タ N 2 のソースが接続されている。

また、インバータ 1 3'の出力 A i がイン バータ 1 4'に入力され、このインバータ 1 4'の出力側に、ゲートに V cc電位が与えられた N チャネルトランジスタとが並列に接続されてなる転送ゲート T G 1'を介して二段のイン バーク 1 5'、 1 6'が接続されている。転送ゲート T G 1'の出力ノードには容量 C P 1'はソース・ドレインに V cc電位が与えられた P チャネルトラン スクからなり、ゲートが T G 1'の出力・ドに接続される。容量 C N 1'はドレイン・フスクからなり、ゲートが T G 1'の出力・フィスクからなり、ゲートが T G 1'の出力・フィスクからなり、ゲートが T G 1'の出力・フィスクからなり、ゲートが T G 1'の出力・フィスに V ss電位が与えられた N チャネルトラン ス

タからなり、ゲートがTG1′の出力ノードに接続される。さらにTG1′の出力ノードには、 Vcc電位との間にPチャネルトランジスタP1′ が接続され、このトランジスタP1′のゲートに インバータI3′の出力Aiが入力されている。

そして、インバータ16~の出力は、ソースが V ss T 位に接続された N チャネルトランジスタ N 1 ~のゲートに接続され、この N チャネルトラ ンジスタ N 1 ~のドレインはゲートがインバータ 「2の出力に接続された N チャネルトランジスタ N 2 [~]のソースが接続されている。 N チャネルト ランジスタ N 2 [~]および N チャネルトランジスタ N 2 の各ドレインは相互に接続されており、この 接続点(ノード N D 1)にはインバータ 「8 の人 力端が接続されると共に、ソースが V ccに接続されゲートに信号 C E が入力される P チャネルトランジスタ 1 7 のドレインが接続されている。

さらにノードND1には、Nチャネルトランジスタ 1 7′のドレインが接続され、このトランジスタ 1 7′のゲートは、信号 C E が入力され、ソ

のアドレスバッファ回路およびATD回路からの 信号ATDiは、それぞれ第49図(b)に示す ナンド回路に入力される。

このナンド回路の出力信号 A T D は、第49図 (b) に示すインバーク4 段で、波形整形・増幅され、その出力信号 # はセンス回路のプリチャージトランジスタ及びイコライズトランジスタのゲートに入力される。

第51図は本発明の第13の実施例を示す。第49図)a)に示す。従来回路の構成との違いは、インバータ14の出力側にゲートにVcc地位が与えられたNチャネルトランジスタとゲートにVss 総位が与えられたPチャネルトランジスタとが連列に接続されてなる転送ゲートTG2と、ゲートに信号RDDが入力されたPチャネルトランジスタとが並列に接続されてなる転送ゲートTG3とが、並列に接続されてなる転送ゲートTG3とが、立列に接続されている点である。インバータ1、4の出力にも同様に、TG2、と転送ゲートTG3に対応するTG3、とが並列に

ースは接地される。

なお、インパータ14からNチャネルトラン ジスタN1までの回路、およびインパータ14′ かいらNチャネルトランジスタN1′までの回路は、それぞれ所定の遅延時間を育する遅延回路Tを 秆/成している。

第49図(a)のアドレスバッファ回路および
ATD回路において、信号CEが論理でいっとない
りチップが選択状態(動作状態)になると、ノードND1がで1でなる。この時、アドレス人プロス・が変化すると、Nチャネルトランジスタ N2でまたはNチャネルトランジスタ N2ではなる。この後、延延回路 Tの所定遅延時間後に、Nチャネルトランジスタ N1でまたは Nチャネ ルトランジスタ N1でまたは Nチャネ ルトランジスタ N1でまたは Nチャネルトランジスタ N1でまたは Nチャネルトランジスタ N1でまた は Nチャネ スレトランジスタ N1の対応するものがオフになり、ノード ND1が再び論理で1でになる。このため、インバータ 19から所定のバルス幅を行する論理でのの信号 ATDiが出力される。各アドレス入力にそれぞれ対応して設けられる第49図(a)

接続されている。

信号RDDが論理"1"で、信号RDDが論理"D"の時、転送ゲートTG3はONし、TG2とTG3を並列につないだ合成された専通抵抗と 従来のTG1の専通抵抗とは同じになる様設定しておく。同様に転送ゲートTG3′がONした時のTG2′とTG3′を並列につないだ合成された専通抵抗と従来のTG1′の導通抵抗も同じになる様設定しておく。

第52図は信号RDDとRDDを出力する元 接回路であり、第50図と同じ構成要素には同じ 番号を付してある。

インバータ62の出力信号を、インバータ In Aでうけ、その出力信号をRDDとし、 RDDをインバータIn Bでうけ、その出力信号 をRDDとする。

このような実施例の動作について以下に説明 す。 ス

予備メモリセルを使用していない場合はノー ド AAは、ヒューズ70によって電級Vssにつな が っており、論理 「O 」となっている。したがって、 ノードBBは論理 「I 」、ノードCCは論理 「O 」 となり、信号RDDは論理 「I 」となり、信号 RDDは、 「O 」となる。

この論理 "1" の信号RDDと論理 "0" の信号RDDをうけ第51図の転送ゲートTG3とTG3 は導通する。

前述の通り、イコライズ時間を決めている信号 すのパルス幅は、遅延回路工によって決まってい る。このため、予備メモリセルを使用していない 場合のパルス幅は、従来回路のパルス幅と同じで ある。

次に予備メモリセルを使用した場合についての ベス-

子師メモリセルを使用する場合は、ヒューズ 7 0 を切る。電源が投入された時、電源 V ccにつ ながれたキャパシタ 5 1 によりノード A A の電位 は上がり、次段のインバータを反転させ、ノード B B は論理 * 0 * となる。ノード B B の * 0 * を 受け、トランジスタ 5 2 がオンし、ノード A A は

ズが続けられる。このため、イコライズ終了時に 前述の様な誤動作を起こす事はない。

上記の実施は、第51図に示したATD同路を利用して、予備メモリセルを使用した時、信号 のパルス幅を長くしたが、第49図(b)を利用しても、信号 のパルス幅を長くすることができる。この例を、第53図を用いて説明する。

第53図は従来の第49図(b)の信号ATDを受けてイコライズパルス信号がを形成するインバータ4段のうちの、2段目と3段目のインバータを改良している。

2段目のインパータIN2のNチャネル型トランジスタTrllのソースと接地との間に導通抵抗の大きいNチャネル型トランジスタTrllと 等通抵抗の小さいNチャネル型トランジスタTr 13とを並列に接続してある。

また3段日インバータ1N3のPチャネル型トランジスタTr14のソースと電源Vccとの間に 導通抵抗の大きいPチャネル型トランジスタTr 15と導通抵抗の小さいPチャネル型トランジス 地級Vecに接続され倫理"1"が安定して保持される。ノードCCは倫理"1"となり、信号 RDDは倫理"0"になり、信号RDDは倫理 "1"になる。

この信号RDDと信号RDDを受け第5 1 図の 転送ゲートTG3とTG3、は非導通状態となり、 遅延時間では予備メモリセルを使用しない時より も長くなる。

例えばTG3とTG3'とが非導通状態の時、 遅延回路Tにおける遅延時間が3 nsec長くなるように、TG2, TG2', TF3'のそれぞれの 導通抵抗を決めれば、イコライズ信号すのパルス 幅は3 ns長くなる。

これにより、予備のメモリセルが選択され、予備のメモリセルからデータを読み出す時、 ピット線 B L 、グミーピット線 D B L 1 、 D B L 2 のブリチャージ及びイコライズされる時間が3 nscc以くなり、不良のメモリセルが接続される行線が、 論理 1 となり信号 S P E によって論理 0 でとされる3 nsccの間プリチャージ、及びイコライ

夕Tr16とを並列に接続してある。

上記、Nチャネル型トランジスタTrl 3のゲートには信号RDDが入力され、Pチャネル型トランジスタTrl6のゲートには信号RDDが入力される。Nチャネル型トランジスタTrl2のゲートは、1段日のインバータIN1の出力に接続され、Pチャネル型トランジスタTrl5のゲートはインバータ1N2の出力に接続される。

以下上記回路の動作について説明する。

予備メモリセルを使用する場合について 考える。 この場合、前述の通り信号RDDは、論理 **U** となっており、信号RDDは論理 **1 ** と なって いる。したがってトランジスタTr13と トラン ジスタTr16はオフする。

このため、インパータIN2のゲート人 力が、 論理 "U" から論理 "1" へ変化する時、 イ ンパ ータIN2の出力は、トランジスタTr 1 1 と、 トランジスタTr 1 2を介して放電される。

また、インバータ1N3のゲート入力が、 論理 *1 * から論理 *0 * へ変化する時、イン バータ I N 3 の出力は、トランジスタT r l 5 と、トランジスタT r l 4 を介して充電される。

インパータ1N2の出力は、導通抵抗の大きいトランジスタTr12を通して放電されるため、この放電速度は、子偏メモリセルを使用しない信号RDDが論理『1゜のトランジスタTr13がオンしている時のインパータ1N2の出力をトランジスタTr12とTr13とで放電するよりも、インパータ1N2の出力の放電速度は遅い。

すなわち、トランジスタT r 1 1 、トランジス タT r 1 2 、トランジスタT r 1 3 を介して、イ ンパータ I N 2 の出力を放電する方が、トランジ スタT r 1 1 、トランジスタT r 1 2 のみを介し て、インパータ I N 2 の出力を放電するよりも速い。

同様に、トランジスタTr14、トランジスタTr15、トランジスタTr16を介してインバータ1N3の出力を光電する方がトランジスタTr14、トランジスタTr15のみを介してインパータ1N3の出力を光電するよりも速い。

(発明の効果)

以上のように、本発明によれば、メモリセルの記憶状態に応じた第1および第2の2種類のグミーセルを設け、メモリセルの記憶状態とグミーセルの記憶状態を比較することによりメモリセルの記憶データを検出するようにしているので、必要なメモリセルの数が少なくて良く、高集積度のメモリ装置を提供することができる。

第1のダミーピット線に微小電流を流すことに より、浮遊状態になることを防止でき、混動作を 防止できる。

リーク手段を設けた場合にはピット線とダミー ピット線との電位の関係が適切化され、センス動作が高速化し、マージンが拡大される。

イコライズ手段を設けた場合、ピット線、グミーピット線の電位を等しくし、動作を安定化させることができる。

ブリチャージ手段を設けた場合にはイコライズ 終了時にイコライズ信号の変化によるピット線お よびダミーピット線の電位変動を防止することが インバータ I N 2 の出力の放電速度とインバータ I N 3 の出力の充電速度との和が、予備メモリセルを使用する時が、使用しない時よりも 3 ns 近くなるように、トランジスタT r 1 1 , T r 1 2 . T r 1 3 , T r 1 4 , T r 1 5 . T r 1 6 の導通抵抗を設定すればよい。

したがって第51凶に示した実施例と同様にパルス幅 ゆを、予解メモリセルを使う時に、使わない時より長くできるため、選動作を起こすことはない。

予備メモリセルを使う時と、使わない時で、パルス信号すのパルス幅を変化させたが、これは、パルス信号すに報らず、他のタイミングパルスのパルス幅を変化させることも可能である。すなわち、予備メモリセルを使用した時に、各タイミングパルスのパルス幅が最適になるように、各パルス幅を任意に決めることができるので、予備メモリセルを使用した場合でも予備メモリセルを使用した場合でも予備メモリセルを使用した場合でも予備メモリセルを使用した場合でも予備メモリセルを設定に設定を進められる。

でき、認動作の発生を防止することができる。

1 ビット分のデークを 2 つのメモリセルで記憶 し、それぞれについて 2 つの状態のグミーセルで データを取り出すようにすることにより、高速の データ検出が可能で、また、イコライズを適切に 行うことによりさらに高速動作が可能となる。

プログラムベリファイリード時に第2のビット 線の出力電圧を通常のリード時よりも高く設定し、 専用のセンスアンプを用いることにより書き込み 時にメモリセルに注入される電子量を増加させ、 電圧マージンを拡大することが可能となる。

メモリセルの浮遊ゲートに電子が注入されていなメモリセルに流れる電流より、第2のダミーピット線に流れる電流が少なくすることにより、第2のセンスアンプの出力が 0°と 1°の中間電位に達するのが速くなり、データ検出速度が向上する。

電波電圧よりも所定値だけ低い電圧を出力する 電圧低下回路と、ドレインが第1のグミーセルの ドレインに接続され、ゲートが電圧低下回路の出 力に接続された、浮遊ゲートに電子が注入されないメモリセルと等価な状態にある第3のダミーセルを設けることにより、動作がさらに高速化される。

メモリセルがパイナリデータの *0* あるいは *1* をガラスマスクにパターン化することによ り、第1の観点による装置と同様のマスクROM を得ることができる。

ノモリセルをMOSトランジスタがデブレッション型かエンハンスメント型かでデータを記憶する不揮発性メモリセルで構成し、グミーセルをナンド束トランジスタ列で構成することにより、不確発性半導体メモリ装置を得ることができる。

メモリセルアレイに予備メモリセルが併設され、 不良セルがある場合にはピット線とダミーピット 線をイコライズするイコライズ時間を通常より長 くすることにより、動作不良を起こしている行線 が確実に非選択になり、調動作を起こす可能性が 減少する。

イコライズ時間の延長を適用することにより、

ズ信号の、ラッチバルス、出力信号D及び出力信号Fの相互関係を示したタイミングチャート、第10図は第5の実施例による半導体メモリ装置におけるリーク手段の所はよる半導体メモリ装置におけるリーク手段の情 成を示した回路図、第12図は同装置における。 ので実現する際の回路配置を示した図、第14 区はプリチャージ用のトランジスタを省略した実施例を示す回路図、第15図はメモリセルとダミルとのである。

第16図はフィードバック型バイアスを用いた火 施例を示す回路図、第17図はフィードバックに 用いるインバークを示す図、第18図~第24図 は第17図のインバータの各種の火施例を示す回 路図、第25図はフィードバック型ビット線バイ アス回路の他の実施例を示す回路図、第26図は ピット線パイアス回路の半専体配链装置内での接 統の様子を示す回路図、第27図および第28図 想動作発生の可能性が減少する。

4. 図面の簡単な説明

第1図は本発明の第1の実施例による半導体メ モリ装置の構成を示した回路図、第2図は 同 装置 における第1、第2及び第3のセンスアンプの構 成を示した回路凶、第3凶は同袋置における イコ ライズ信号 o、電圧 V IX、 V R1、 V R2及び信 号 A、 B、Dの相互関係を示したタイミングチャー ト、 第4図は本発明の第2の実施例による第3の セン スアンプの構成を示した回路図、第5図は本 発明 の第3の実施例による半導体メモリ装置の 構 战を 示した回路図、第6図は同装置におけるイ コ ライ ズ信号φ、電圧VIN、VRI、VR2及び信号 A、 B、 Dの相互関係を示したタイムチャート、第 7 図は 本発明の第4の実施例による半導体メモリ 装 置の 構成を示した回路図、第8図は同装置のプロ グラ ムペリファイ時に電子注入量を増加させる た めの 手段の構成を示した回路図、第9図は同袋 置 にお 。 けるアドレス信号、ATDパルス信号、イコライ

はピット線バイアス回路の他の実施例を示す 回路 図、第29回は第27図に示した実施例の 改 良 例 を示す回路図、第30図はピット線電位とバイア ス回路のフィードバック電位との関係を示す グラ フ、第31図は第29図と同様の効果を得る こと のできる他の実施例を示す回路図、第32図は第 31図のC1をダミービット線で置き換えた 本介 明の実施例を示す回路図、第33図はイコライズ 方式を改良した実施例を示す回路図、第34四 (A) ~ 第34図 (D) はイコライズされる ピッ ト線とダミーピット線との関係を示す説明図、第 35図はイコライズされるピット線とダミー ピッ ト線との関係を説明するための2ピット 構成 の半 導体メモリ装置の機略構成図、第36図は第35 図の一部の詳細構成を示す回路図、第37図は第 35図の構成におけるイコライズされるピット線 とダミーピット線との関係を示す説明図、 第 38 図は従来のナント型ROMメモリセルアレイ のパ ターン図、第39図はその回路図、第40図はナ ンド型ROMで第1図のメモリ装置を実現した様


特捌平3-263693 (65)

子を示す回路図、第41図はダミーセルナンド東 1~ nの構成の一例を示す回路図、第42図はS 本のワード線で構成されたメモリセルNAND束 の例、第43図は第42図に示すナンド型ROM のワード線選択のためのデコーダの一例を示す回 路図、第44図はアドレス人力とワード線選択を 示す図表、第45図は第42図に示すナンド型 ROMのリファレンスデコーダの一例を示す回路 図、第46図はアドレス入力とリファレンスカラ ムゲートの選択を示す図表、第47図はダミーセ ルナンド束のn+1~n+nの構成を示す回路図、 第48図は冗長回路を有するEPROMの一般的 な構成を示すプロック図、第49図(a)はアド レスパッファ回路およびアドレス変化検出回路の 一例を示す回路凶、第49凶 (b) はパルス信号 ATDを発生させる回路を示す回路図、第50図 は冗長回路の一例を示す回路図、第51図は冗長 回路を含む本発明の実施例を示す回路図、第52 凶は第51凶に使用する信号を出力する冗長回路 を示す回路図、第53図は冗長回路を含む本発明


の他の実施例を示す问路図、第54図は従来の二半 専体メモリ装置の構成を示した问路図、第55 図 は同装置におけるイコライズ信号 φ、電圧VIV、 VNI、VR2及び信号 A、B、Dの相互関係を示し たタイムチャートである。


1 …第1のセンスアンプ、2 …第2のセンス アンプ、3 …第1のセンスアンプ、4 …列デコー ダ、5 …行デコーダ、11, 12, 13 …ピット線 バイアス回路、14 …書き込み回路、21 …行ア ドレスバッファ回路、22 …行デコーダ、23 … メモリセルアレイ、24 …列アドレスバッファ回 路、25 …列デコーダ、26 …カラムゲートトラン ジスタ、27 … ATD回路、28 …センスアンプ 回路、29 …出 が、ファイセンス回路、B L … ピット線、D B L 1. D B L 2 … グミーピット線、M II ~ Man … メモリセル、D M II ~ D M al, D M I2 ~ D M a2 … ダミーピット線。Q II, Q I3, Q I5 … ブリチャー ジ用トランジスタ、Q I2, Q I4, Q I6, Q I7, Q 200, Q 204 … イコライズ用トランジスタ。


園面の浄書(内容に変更なし)





2 B














8 B

第9図







第二日図



第12 図





ជា 13 🕸





 $(PolySi) \qquad (L_1 \qquad M_{j-1,1} \qquad All \qquad DM_{j-1,2} \qquad DM_{j-1,2} \qquad L_2 \qquad M_{j,1} \qquad All \qquad DM_{j-1,2} \qquad L_2 \qquad DM_{j,2} \qquad DM_{j,2} \qquad DM_{j,2} \qquad DM_{j-1,2} \qquad DM_{j-1,2}$


第 15 図


















第30図










待開平3-263693 (71)









那しのダミーピットは DBL I 新2のダミーピットは DBL 2





第 37 図 (1-0)


第37図(1-1)




RGI RGn∙ı 非 40 図


第39図


特別平3-263693 (73)








第 47 图


















郑 53 図

V_(C) V

第54図



第1頁の続き

②平 2(1990)1月19日每日本(JP) ⑤特頭 平2−10406 優先権主張

神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導 久 @発 明 者 金

体システム技術センター内

神奈川県川崎市川崎区駅前本町25番地 1 東芝マイクロエ 佐 勲 @発 明 者· 醛

レクトロニクス株式会社内

(方式)

9 月 20 日

特許庁長官

平成 2 年特許顯第 145640 号

2 発明の名称

半導体メモリ装置

3 補正をする者

事件との関係

(307) 株式会社 東 芝

人 (郵便看号 100) 東京都千代田区丸の内三丁目2番3号 【電話東京 (211)2321 大代表】

井理士

補正命令の日付

発送日 8月28日

補正の対象

明細背及び図面

8428

補正の内容・

明報者及び図面の浄書(内容に変更なし)

